特許
J-GLOBAL ID:200903090555250554
半導体素子の金属ゲート形成方法
発明者:
,
,
出願人/特許権者:
代理人 (1件):
中川 周吉 (外1名)
公報種別:公開公報
出願番号(国際出願番号):特願2001-393197
公開番号(公開出願番号):特開2002-237469
出願日: 2001年12月26日
公開日(公表日): 2002年08月23日
要約:
【要約】【課題】 ゲート絶縁膜の特性低下を防止することが可能な金属ゲート形成方法を提供すること。【解決手段】 アクティブ領域を限定するトレンチ形の素子分離膜が備えられたシリコン基板を提供する段階と、前記シリコン基板の表面上に熱酸化工程によってゲート絶縁膜を形成する段階と、前記ゲート絶縁膜上にバリヤ金属膜とゲート用金属膜を順次蒸着する段階と、前記ゲート用金属膜、バリヤ金属膜及びゲート絶縁膜をパターニングする段階とを含み、前記バリヤ金属膜とゲート用金属膜の蒸着は原子層成長(ALD)工程及び/またはリモートプラズマ化学気相成長(RPCVD)工程で行う。
請求項(抜粋):
アクティブ領域を限定するトレンチ形の素子分離膜が備えられたシリコン基板を提供する段階と、前記シリコン基板の表面上に熱酸化工程によってゲート絶縁膜を形成する段階と、前記ゲート絶縁膜上にバリヤ金属膜とゲート用金属膜を順次蒸着する段階と、前記ゲート用金属膜、バリヤ金属膜及びゲート絶縁膜をパターニングする段階とを含み、前記バリヤ金属膜とゲート用金属膜の蒸着は原子層成長(ALD)工程及び/またはリモートプラズマ化学気相成長(RPCVD)工程で行うことを特徴とする半導体素子の金属ゲート形成方法。
IPC (6件):
H01L 21/28 301
, H01L 21/285
, H01L 21/8242
, H01L 27/108
, H01L 29/43
, H01L 29/78
FI (5件):
H01L 21/28 301 R
, H01L 21/285 C
, H01L 29/78 301 G
, H01L 29/62 G
, H01L 27/10 671 Z
Fターム (72件):
4M104BB01
, 4M104BB02
, 4M104BB17
, 4M104BB18
, 4M104BB20
, 4M104BB21
, 4M104BB25
, 4M104BB30
, 4M104BB31
, 4M104BB32
, 4M104BB33
, 4M104BB36
, 4M104CC05
, 4M104FF18
, 4M104GG09
, 4M104GG14
, 4M104GG16
, 5F083AD01
, 5F083AD15
, 5F083GA09
, 5F083GA27
, 5F083JA02
, 5F083JA03
, 5F083JA06
, 5F083JA12
, 5F083JA13
, 5F083JA14
, 5F083JA35
, 5F083JA36
, 5F083JA39
, 5F083JA40
, 5F083NA01
, 5F083PR12
, 5F083PR21
, 5F083PR22
, 5F083PR34
, 5F083PR40
, 5F140AA00
, 5F140AA01
, 5F140AA39
, 5F140AB09
, 5F140AC32
, 5F140AC33
, 5F140BA01
, 5F140BD01
, 5F140BD05
, 5F140BD11
, 5F140BD12
, 5F140BD13
, 5F140BE07
, 5F140BE09
, 5F140BE13
, 5F140BE17
, 5F140BE18
, 5F140BE19
, 5F140BE20
, 5F140BF04
, 5F140BF10
, 5F140BF11
, 5F140BF15
, 5F140BF17
, 5F140BF18
, 5F140BF20
, 5F140BF21
, 5F140BF27
, 5F140BG01
, 5F140BG27
, 5F140BG28
, 5F140BG36
, 5F140BG39
, 5F140CB01
, 5F140CB04
引用特許:
前のページに戻る