特許
J-GLOBAL ID:200903091095390863

情報処理装置、情報処理装置の制御方法および情報処理装置の制御プログラム

発明者:
出願人/特許権者:
代理人 (1件): 川▲崎▼ 研二
公報種別:公開公報
出願番号(国際出願番号):特願2001-091111
公開番号(公開出願番号):特開2001-344039
出願日: 2001年03月27日
公開日(公表日): 2001年12月14日
要約:
【要約】【課題】 消費電力を低減して処理の高速化を図る。【解決手段】 CR発振回路とPLL発振回路とを使い分けることにより、これら二つの発振回路を低消費電力で発振安定待ち時間が短く動作下限電圧が低い高速発振回路として機能させる。
請求項(抜粋):
第1クロック信号を生成し、電源電圧が第1最低動作電圧以上の電圧で動作可能な第1発振回路と、第2クロック信号を生成し、前記電源電圧が前記第1最低動作電圧より高い第2最低動作電圧以上の電圧で動作可能な第2発振回路と、前記電源電圧に基づいて前記第1クロック信号あるいは前記第2クロック信号のいずれかを選択し、クロック信号として出力する切替回路と、前記クロック信号に同期して情報処理を行う情報処理部とを備えたことを特徴とする情報処理装置。
IPC (2件):
G06F 1/04 301 ,  G04G 3/00
FI (2件):
G06F 1/04 301 C ,  G04G 3/00 J
引用特許:
審査官引用 (8件)
全件表示

前のページに戻る