特許
J-GLOBAL ID:200903091310334066

電界放出素子及びそれを適用した電界放出表示素子

発明者:
出願人/特許権者:
代理人 (3件): 八田 幹雄 ,  奈良 泰男 ,  宇谷 勝幸
公報種別:公開公報
出願番号(国際出願番号):特願2005-224513
公開番号(公開出願番号):特開2006-049322
出願日: 2005年08月02日
公開日(公表日): 2006年02月16日
要約:
【課題】 電界放出素子及びそれを適用した電界放出表示素子を提供する。【解決手段】 基板(110)と、基板上に形成された第1カソード電極(111)と、基板上及び第1カソード電極上に形成され、第1カソード電極の一部を露出させる凹部(W)を有する絶縁層(112)と、絶縁層上に形成され、第1カソード電極と電気的に連結される第2カソード電極(120)と、第1カソード電極上に形成され、絶縁層によって露出される部分に形成される電子放出源(150)と、第2カソード電極上に形成され、凹部を露出させるキャビティ(C)を有するゲート絶縁膜(132)と、ゲート絶縁膜上に形成され、キャビティに対応するゲートホール(130a)を有するゲート電極(130)と、を備えることを特徴とする電界放出素子。【選択図】 図4
請求項(抜粋):
基板と、 前記基板上に形成された第1カソード電極と、 前記基板上及び前記第1カソード電極上に形成され、当該第1カソード電極の一部を露出させる凹部を有する絶縁層と、 前記絶縁層上に形成され、前記第1カソード電極と電気的に連結される第2カソード電極と、 前記第1カソード電極上に形成され、前記絶縁層によって露出される部分に形成される電子放出源と、 前記第2カソード電極上に形成され、前記凹部を露出させるキャビティを有するゲート絶縁膜と、 前記ゲート絶縁膜上に形成され、前記キャビティに対応するゲートホールを有するゲート電極と、を備えることを特徴とする電界放出素子。
IPC (3件):
H01J 1/304 ,  H01J 9/02 ,  H01J 31/12
FI (3件):
H01J1/30 F ,  H01J9/02 B ,  H01J31/12 C
Fターム (29件):
5C036EE03 ,  5C036EE19 ,  5C036EF01 ,  5C036EF06 ,  5C036EF09 ,  5C036EG12 ,  5C036EG19 ,  5C036EH04 ,  5C127AA01 ,  5C127BA09 ,  5C127BB07 ,  5C127CC03 ,  5C127CC09 ,  5C127CC10 ,  5C127CC35 ,  5C127DD08 ,  5C127DD09 ,  5C127DD13 ,  5C127DD38 ,  5C127DD43 ,  5C127DD57 ,  5C127EE05 ,  5C135AA09 ,  5C135AA15 ,  5C135AB07 ,  5C135AB12 ,  5C135AC25 ,  5C135EE13 ,  5C135HH05
引用特許:
出願人引用 (1件)
  • 米国特許第5920151号明細書
審査官引用 (7件)
全件表示

前のページに戻る