特許
J-GLOBAL ID:200903092455082991
半導体装置の製造方法
発明者:
,
,
出願人/特許権者:
,
代理人 (1件):
長尾 常明
公報種別:公開公報
出願番号(国際出願番号):特願2004-083451
公開番号(公開出願番号):特開2005-276855
出願日: 2004年03月22日
公開日(公表日): 2005年10月06日
要約:
【課題】配線パターンや外部電極の歪みあるいは製品外形のばらつきが少なく、脆い材料からなるセラミック基板を欠け(チッピング)が少なく分割でき、1シート当りの製品個数が減少することがない半導体装置の製造方法を提供する。【解決手段】分割前のセラミック基板10の裏面にダイシングブレードを用いて第1の溝13を形成し、該第1の溝13の内壁とセラミック基板10の裏面に連続するよう外部電極12のメッキを施し、モールド樹脂20の表面からダイシングブレードを用いて第1の溝13に達するようにその第1の溝13とほぼ同じ幅の第2の溝21,14を形成して、セラミック基板10を分割する。【選択図】図3
請求項(抜粋):
セラミック基板、該セラミック基板の表面に実装された半導体素子、前記セラミック基板の裏面から側面にかけて露出し前記半導体素子に前記セラミック基板内部の配線を介して接続された外部電極を備える半導体装置の製造方法であって、
分割前のセラミック基板の裏面にダイシングブレードを用いて第1の溝を所定深さだけ形成する第1の工程と、
該第1の溝の内壁と前記セラミック基板の裏面に連続するよう前記外部電極を最終形成する第2の工程と、
前記セラミック基板の表面からダイシングブレードを用いて前記第1の溝に達するように前記第1の溝とほぼ同じ幅の第2の溝を形成して前記セラミック基板を複数個に分割する第3の工程と、
を備えることを特徴とする半導体装置の製造方法。
IPC (2件):
FI (3件):
H01L21/78 L
, H01L23/12 501W
, H01L23/12 L
引用特許: