特許
J-GLOBAL ID:200903092832304864

半導体装置及びそのスパイラルインダクタ製造方法

発明者:
出願人/特許権者:
代理人 (1件): 野田 茂
公報種別:公開公報
出願番号(国際出願番号):特願2001-036438
公開番号(公開出願番号):特開2002-246550
出願日: 2001年02月14日
公開日(公表日): 2002年08月30日
要約:
【要約】【課題】 巻き数を増やすことなく、高インダクタンスを得る。【解決手段】 MMICにスパイラルインダクタを設ける場合に、MMIC製造過程で用いられる多層配線を利用し、スパイラルインダクタのスパイラル配線部を構成する導線の外表面に凹凸を形成し、導線の表面積を増加させる。第3Auメッキ配線200によって形成する上層スパイラル配線部200Aの下に第1、第2Au配線120、140による中層スパイラル配線部140A、下層スパイラル配線部120Aを加工することで、上層スパイラル配線部200Aの上部に例えば300nm〜600nm程度の凹凸a〜fを有するスパイラル配線部を形成する。これにより、スパイラル配線部の外表面が増大し、巻き数を増やすことなく(すなわち、スパイラルインダクタの配置面積を大きくすることなく)、インダクタンスを高めることができる。
請求項(抜粋):
半導体基板上に少なくとも3つの配線層を有する半導体装置において、前記3つの配線層のうちの2つの配線層によって略同一スパイラル形状のスパイラル配線部を形成し、上層のスパイラル配線部と下層のスパイラル配線部とを一体化するとともに、残りの1つの配線層によって引き出し配線部を形成したスパイラルインダクタを設けた、ことを特徴とする半導体装置。
IPC (4件):
H01L 27/04 ,  H01L 21/822 ,  H01F 17/00 ,  H01F 41/04
FI (3件):
H01F 17/00 B ,  H01F 41/04 C ,  H01L 27/04 L
Fターム (15件):
5E062DD01 ,  5E070AA01 ,  5E070AB04 ,  5E070CB13 ,  5E070CB17 ,  5F038AZ04 ,  5F038CA05 ,  5F038CA16 ,  5F038CA20 ,  5F038DF02 ,  5F038EZ01 ,  5F038EZ02 ,  5F038EZ14 ,  5F038EZ15 ,  5F038EZ20
引用特許:
出願人引用 (6件)
  • 高周波回路
    公報種別:公開公報   出願番号:特願平9-292567   出願人:三菱電機株式会社
  • 平面トランス
    公報種別:公開公報   出願番号:特願平10-107613   出願人:松下電器産業株式会社
  • マイクロ波半導体集積回路及びその製造方法
    公報種別:公開公報   出願番号:特願平9-140377   出願人:三菱電機株式会社
全件表示
審査官引用 (6件)
  • 高周波回路
    公報種別:公開公報   出願番号:特願平9-292567   出願人:三菱電機株式会社
  • 平面トランス
    公報種別:公開公報   出願番号:特願平10-107613   出願人:松下電器産業株式会社
  • マイクロ波半導体集積回路及びその製造方法
    公報種別:公開公報   出願番号:特願平9-140377   出願人:三菱電機株式会社
全件表示

前のページに戻る