特許

J-GLOBAL ID：200903093535243259

SOI基板を用いた半導体装置およびその製造方法

発明者： 住友 正清 ,  淺井 誠 ,  赤木 望 ,  北村 康宏 ,  中村 広希 ,  藤井 哲夫
出願人/特許権者： 株式会社デンソー
代理人 (3件)： 伊藤 洋二 ,  三浦 高広 ,  水野 史博
公報種別：公開公報
出願番号（国際出願番号）：特願2008-236452
公開番号（公開出願番号）：特開2009-147297
出願日： 2008年09月16日
公開日（公表日）： 2009年07月02日
要約：

【課題】信号処理回路や大電力回路のような様々な回路を混載する場合にも1チップで対応でき、かつ、SOI層の厚膜化を抑制できる構造の半導体装置を提供する。【解決手段】SOI基板4を用い、SOI層1を小電力回路部R1とし、支持層2を大電力回路部R2とする。このため、SOI層1の膜厚を小電力回路部R1を考慮した厚みにすれば良く、大電力回路部R2の耐圧等を考慮した厚みにしなくても良い。したがって、厚いSOI層内にウェル層を形成した場合のようなウェル層の境界部を無くすことが可能となり、寄生容量を無くせると共に、寄生容量に起因する消費電力の増大や演算速度の低下を防止することが可能となる。一方、大電力回路部R2を十分な厚みを有する支持層2に形成しているため、耐圧等も確保することが可能となる。【選択図】図1

請求項（抜粋）：

支持層(2)上に埋込絶縁膜(3)を介してSOI層(1)が形成されたSOI基板(4)に複数の回路部(R1、R2)を混載してなる半導体装置であって、 前記SOI基板(4)は、前記支持層(2)上に前記埋込絶縁膜(3)を介して前記SOI層(4)が残された第1領域(R1)と、前記支持層(2)上に前記埋込絶縁膜(3)および前記SOI層(4)が形成されていない第2領域(R2)とを有し、前記SOI層(1)と前記埋込絶縁膜(3)および前記支持層(2)を貫通するように形成されたトレンチ分離部(7)にて前記第1領域(1)と前記第2領域(R2)とが絶縁分離されており、 前記第1領域(1)では前記SOI層(1)に前記複数の回路部(R1、R2)のうちの一部を構成する素子が形成され、前記第2領域(R2)では前記支持層(2)に前記複数の回路部(R1、R2)のうちの一部を構成する素子が形成されていることを特徴とする半導体装置。

IPC (11件)：

H01L 21/76 ,  H01L 29/78 ,  H01L 27/088 ,  H01L 21/762 ,  H01L 27/04 ,  H01L 29/786 ,  H01L 27/12 ,  H01L 27/08 ,  H01L 21/823 ,  H01L 27/06 ,  H01L 29/84

FI (20件)：

H01L21/76 L ,  H01L29/78 653A ,  H01L29/78 656C ,  H01L29/78 656E ,  H01L29/78 652R ,  H01L29/78 652H ,  H01L21/76 D ,  H01L29/78 657F ,  H01L29/78 613A ,  H01L29/78 613Z ,  H01L29/78 621 ,  H01L29/78 626C ,  H01L27/12 F ,  H01L27/12 L ,  H01L29/78 657A ,  H01L27/08 331E ,  H01L27/08 331A ,  H01L27/08 102E ,  H01L27/06 102A ,  H01L29/84 B

Fターム (84件)：

4M112AA01 ,  4M112BA01 ,  4M112CA01 ,  4M112CA03 ,  4M112CA04 ,  4M112CA13 ,  4M112DA18 ,  4M112FA20 ,  5F032AA06 ,  5F032AA07 ,  5F032AA13 ,  5F032AA35 ,  5F032AA45 ,  5F032AA47 ,  5F032AA64 ,  5F032AA77 ,  5F032BA03 ,  5F032BA06 ,  5F032BB01 ,  5F032CA03 ,  5F032CA14 ,  5F032CA15 ,  5F032CA17 ,  5F032CA18 ,  5F032CA20 ,  5F032CA21 ,  5F032DA22 ,  5F032DA33 ,  5F032DA43 ,  5F032DA53 ,  5F032DA60 ,  5F032DA74 ,  5F048AA03 ,  5F048AA04 ,  5F048AA05 ,  5F048AA07 ,  5F048AC04 ,  5F048AC06 ,  5F048AC10 ,  5F048BA16 ,  5F048BA19 ,  5F048BA20 ,  5F048BB02 ,  5F048BB05 ,  5F048BB19 ,  5F048BC11 ,  5F048BC12 ,  5F048BC18 ,  5F048BD07 ,  5F048BE03 ,  5F048BE09 ,  5F048BG06 ,  5F048BG07 ,  5F048BG11 ,  5F048BG12 ,  5F048BG13 ,  5F048CB07 ,  5F048CC06 ,  5F110AA04 ,  5F110AA08 ,  5F110AA11 ,  5F110BB04 ,  5F110BB09 ,  5F110BB12 ,  5F110CC02 ,  5F110DD05 ,  5F110DD13 ,  5F110DD17 ,  5F110DD21 ,  5F110DD22 ,  5F110DD24 ,  5F110EE08 ,  5F110EE09 ,  5F110EE30 ,  5F110EE42 ,  5F110FF02 ,  5F110FF23 ,  5F110HJ13 ,  5F110HJ23 ,  5F110NN65 ,  5F110NN66 ,  5F110NN74 ,  5F110NN78 ,  5F110QQ17

引用特許：

出願人引用 (1件)

• 半導体素子およびその製造方法
  公報種別：公開公報   出願番号：特願平6-323028   出願人：株式会社日立製作所

審査官引用 (5件)

• 半導体装置及びその製造方法
  公報種別：公開公報   出願番号：特願2003-209311   出願人：株式会社東芝
• 半導体部品の製造方法
  公報種別：公表公報   出願番号：特願2004-565915   出願人：フラウンホーファ-ゲゼルシャフトツァーフォルデルングデアアンゲバンデンフォルシュンクエー.ファオ.
• 絶縁分離基板及びそれを用いた半導体装置及びその製造方法
  公報種別：公開公報   出願番号：特願平5-279410   出願人：日本電装株式会社
• 半導体装置およびその製造方法
  公報種別：公開公報   出願番号：特願2000-086812   出願人：松下電器産業株式会社
• 半導体装置の製造方法
  公報種別：公開公報   出願番号：特願平11-326930   出願人：株式会社デンソー