特許
J-GLOBAL ID:200903094256421739

読出しとベリファイの均一なしきい値を有するメモリ

発明者:
出願人/特許権者:
代理人 (2件): 千葉 剛宏 ,  宮寺 利幸
公報種別:公表公報
出願番号(国際出願番号):特願2006-532842
公開番号(公開出願番号):特表2006-528403
出願日: 2004年05月07日
公開日(公表日): 2006年12月14日
要約:
フラッシュメモリ装置の複数のセルは、NAND型フラッシュメモリと同様に、連続構成に互いに結合されている。最初にアクセスされるセルの位置は、フラッシュメモリ装置の接地電位を基準として設定される。第1ワード線信号は、前記最初にアクセスされるセルに結合されている。前記第1ワード線信号の電圧レベルは、連続するセルのうち、前記最初にアクセスされるセルの位置に応じて調整される。
請求項(抜粋):
フラッシュメモリ装置における読出しと消去ベリファイのしきい値の均一化を向上する方法において、 連続構成内の複数のセルのうち、最初にアクセスされるセルの位置を、前記フラッシュメモリ装置での接地電位を基準にして設定するステップと、 前記最初にアクセスされるセルに接続された第1ワード線信号の電圧レベルを、前記最初にアクセスされるセルの位置に応じて調整するステップとを有することを特徴とする方法。
IPC (3件):
G11C 16/06 ,  G11C 16/02 ,  G11C 16/04
FI (4件):
G11C17/00 633B ,  G11C17/00 612B ,  G11C17/00 634E ,  G11C17/00 622E
Fターム (11件):
5B125BA02 ,  5B125BA19 ,  5B125CA17 ,  5B125CA21 ,  5B125DA09 ,  5B125DC08 ,  5B125EA05 ,  5B125EC06 ,  5B125EG16 ,  5B125EG17 ,  5B125FA01
引用特許:
審査官引用 (7件)
全件表示

前のページに戻る