特許
J-GLOBAL ID:200903095247077754

半導体装置及びその製造方法

発明者:
出願人/特許権者:
代理人 (1件): 小川 勝男
公報種別:公開公報
出願番号(国際出願番号):特願平7-316342
公開番号(公開出願番号):特開平9-162311
出願日: 1995年12月05日
公開日(公表日): 1997年06月20日
要約:
【要約】【解決手段】 強誘電体キャパシタを構成する強誘電体薄膜(44)の側面を、半導体基板(21)の主表面に対する角度が75°以下になるように加工する。【効果】 上部電極(45)、強誘電体薄膜(44)及び白金下部電極(43)を一括にエッチングしても、上部電極と下部電極の電気的短絡が無く,高集積メモリに好適な微細なメモリセル構造を製造することができる。
請求項(抜粋):
基板上に形成された下部電極、誘電体膜、及び上部電極からなるキャパシタを有する半導体装置において、前記下部電極は白金からなり、前記基板の主表面に対して前記誘電体膜の側面のなす角度が75°以下であることを特徴とする半導体装置。
IPC (6件):
H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792 ,  H01L 27/10 451 ,  H01L 27/108 ,  H01L 21/8242
FI (3件):
H01L 29/78 371 ,  H01L 27/10 451 ,  H01L 27/10 651
引用特許:
審査官引用 (9件)
全件表示

前のページに戻る