特許
J-GLOBAL ID:200903095746501958
高ゲート結合キャパシタンスを有する不揮発性メモリ
発明者:
,
出願人/特許権者:
代理人 (1件):
深見 久郎 (外5名)
公報種別:公表公報
出願番号(国際出願番号):特願2001-520470
公開番号(公開出願番号):特表2003-508916
出願日: 2000年07月17日
公開日(公表日): 2003年03月04日
要約:
【要約】この発明は増大したゲート結合キャパシタンスを有する集積回路(100)に関する。集積回路(100)は表面(110)を有する基板(102)を含み、基板(102)は表面(110)下に延びるトレンチ(106)を有する。トレンチ充填材料(108)はトレンチ(106)内に配置され、表面(110)上に延びる部分(109)を有する。第1の導電層(116)がトレンチ充填材料(108)に隣接し、その部分(118)がトレンチ充填材料(108)の部分(109)上に延びる。絶縁層(122)が第1の導電層(116)上にあり、第2の導電層(124)が絶縁材料(122)に隣接する。
請求項(抜粋):
増大したゲート結合キャパシタンスを有する集積回路(100)であって、表面(110)を有する基板(102)を含み、基板(102)は表面(110)下に延びるトレンチ(106)を有し、 トレンチ(106)内に配置され表面(110)上に延びる部分(109)を有するトレンチ充填材料(108)と、 基板(102)の上にありトレンチ充填材料(108)に隣接し、かつトレンチ充填材料(108)の部分(109)上に延びる部分(118)を有する第1の導電層(116)と、 第1の導電層(116)上の絶縁材料(122)と、 絶縁材料(122)に隣接する第2の導電層(124)とを特徴とし、これによって集積回路(100)は改善されたゲート結合比を有する、集積回路。
IPC (4件):
H01L 21/8247
, H01L 27/115
, H01L 29/788
, H01L 29/792
FI (2件):
H01L 29/78 371
, H01L 27/10 434
Fターム (15件):
5F083EP02
, 5F083EP27
, 5F083EP55
, 5F083EP56
, 5F083ER22
, 5F083GA22
, 5F083JA04
, 5F083NA01
, 5F083PR40
, 5F101BA05
, 5F101BA13
, 5F101BA29
, 5F101BA36
, 5F101BB02
, 5F101BD35
引用特許:
審査官引用 (13件)
-
特開平3-283467
-
半導体装置の製造方法
公報種別:公開公報
出願番号:特願平4-025118
出願人:セイコーエプソン株式会社
-
半導体装置の製造方法
公報種別:公開公報
出願番号:特願平6-203371
出願人:日本電気株式会社
-
半導体装置の製造方法
公報種別:公開公報
出願番号:特願平7-258668
出願人:日本電気株式会社
-
半導体装置の製造方法
公報種別:公開公報
出願番号:特願平10-014119
出願人:三菱電機株式会社
-
特開昭53-069586
-
非揮発性メモリ素子及びその製造方法
公報種別:公開公報
出願番号:特願平8-338742
出願人:エルジイ・セミコン・カンパニイ・リミテッド
-
不揮発性半導体記憶装置およびその製造方法
公報種別:公開公報
出願番号:特願平9-029927
出願人:ソニー株式会社
-
半導体装置
公報種別:公開公報
出願番号:特願平6-227600
出願人:株式会社東芝
-
半導体装置の製造方法
公報種別:公開公報
出願番号:特願平5-249099
出願人:株式会社東芝
-
特開平4-150052
-
特開平3-101147
-
特開平3-016152
全件表示
前のページに戻る