特許
J-GLOBAL ID：200903096434376389

半導体レーザ素子およびその製造方法

発明者：
大久保 伸洋

大久保 伸洋 について


出願人/特許権者：
シャープ株式会社

シャープ株式会社 について


代理人 (3件)： 山崎 宏 ,  前田 厚司 ,  仲倉 幸典
公報種別：公開公報
出願番号（国際出願番号）：特願2003-277410
公開番号（公開出願番号）：特開2005-045009
出願日： 2003年07月22日
公開日（公表日）： 2005年02月17日
要約：
【課題】 高出力時の駆動電流を低減する。【解決手段】 n型GaAs基板41に対するn型AlxInzP電流ブロック層50の格子不整合率を、n型AlxInzP電流ブロック層50内で一様に-0.10%とする。このように、上記格子不整合率を-0.20%以上且つ0%以下にした場合は、p型AlxGayInzP第2クラッド層45に対してマイナスの歪みを間接的に付与することになり、p型AlxGayInzP第2クラッド層45中に存在するp型不純物原子(Be原子)の拡散速度が低下し、Be原子のMQW活性層44への拡散が低減される。したがって、CW50mWでの駆動電流が低くなる。尚、上記格子不整合率が-0.20%よりも下の場合には、n型AlxInzP電流ブロック層50がn型GaAs基板41およびp型AlxGayInzP第2クラッド層45に対して格子緩和して歪みの効果が無くなる。そのため、Be原子の活性層への拡散が増加して上記駆動電流が高くなってしまう。【選択図】図1
請求項（抜粋）：
半導体基板上に、少なくとも第1導電型の第1クラッド層,活性層および第2導電型の第2クラッド層が形成されると共に、上記第2クラッド層における反基板側はストライプ状のリッジを成しており、上記リッジの両側には第1導電型の電流ブロック層が形成されて成るAlGaInP系の半導体レーザ素子において、 上記第1導電型の電流ブロック層は、上記半導体基板に対して、-0.20%以上且つ0%以下の格子不整合率を有していることを特徴とする半導体レーザ素子。
IPC (2件)：
H01S5/227 ,  H01S5/323
FI (2件)：
H01S5/227 ,  H01S5/323
Fターム (12件)：
5F073AA03 ,  5F073AA21 ,  5F073AA45 ,  5F073AA52 ,  5F073AA74 ,  5F073AA86 ,  5F073AA89 ,  5F073BA06 ,  5F073CA14 ,  5F073CB02 ,  5F073EA19 ,  5F073EA23
引用特許：
出願人引用 (2件) 審査官引用 (10件)
全件表示

前のページに戻る

TOP

BOTTOM