特許
J-GLOBAL ID：200903096670936425
半導体集積回路、データ転送システム、及びデータ転送方法
発明者：
出願人/特許権者：
代理人 (8件)：
三好 秀和
, 三好 保男
, 岩▲崎▼ 幸邦
, 川又 澄雄
, 中村 友之
, 伊藤 正和
, 高橋 俊一
, 高松 俊雄
公報種別：公開公報
出願番号（国際出願番号）：特願2003-068392
公開番号（公開出願番号）：特開2004-007472
出願日： 2003年03月13日
公開日（公表日）： 2004年01月08日
要約：
【課題】設計データやソフトウェアが読み出せないセキュリティー性の高い半導体集積回路、データ転送システム、及びデータ転送方法を提供する。【解決手段】暗号化された設計データが外部から入力され、かつ、予め設定された暗号コードに基づいて、暗号化された設計データを解読するデコーダ回路3と、デコーダ回路3の出力を受けて、設計データを配線の接続情報に変換して出力するコンフィグレーション回路5と、内部にRAM及びRAMデータに応じて接続がなされる配線及びRAMデータに応じて論理が決まるコンフィギャブル・ロジック・ブロックを有し、コンフィグレーション回路5の出力を受けて、論理回路構築が行われるFPGA回路6とを備えることを特徴とする半導体集積回路。【選択図】 図1
請求項（抜粋）：
暗号解読コードを記憶する暗号解読コードブロックと、
前記暗号解読コードブロックに接続され、外部ROMからの暗号データを前記暗号解読コードに基いて解読するデコーダ回路と、
前記デコーダ回路の出力が入力されるコンフィグレーション回路と、
前記コンフィグレーション回路に接続され、前記コンフィグレーション回路に基いて回路構成が決定されるFPGA回路と、
前記FPGA回路に接続され、回路動作が規定される内部回路
とを備えることを特徴とする半導体集積回路。
IPC (3件)：
H04L9/10
, G06F7/00
, G09C1/00
H04L9/00 621A
, G09C1/00 650Z
, G06F7/00 E
5B022AA07
, 5B022FA10
, 5J104AA12
, 5J104NA27
