特許
J-GLOBAL ID：200903096810660328
半導体記憶装置
発明者：
,
,
,
出願人/特許権者：
代理人 (1件)：
玉村 静世
公報種別：公開公報
出願番号（国際出願番号）：特願2002-115923
公開番号（公開出願番号）：特開2003-317487
出願日： 2002年04月18日
公開日（公表日）： 2003年11月07日
要約：
【要約】【課題】 不揮発性メモリ部に対する書き込み及び読み出しアクセスの高速化を実現する。【解決手段】 メモリバンク(BNK0〜BNK3)は不揮発性メモリ部(FARY0〜FARY3)と前記不揮発性メモリ部のアクセス単位の情報を夫々格納可能な2個のバッファ部(BMRYi(L)、BMRYi(R))とを有する。アクセス動作の指示に応答して、メモリバンクの一方のバッファ部と不揮発性メモリ部との間でデータ転送を行ない、これに並行して当該メモリバンクの他方のバッファ部と外部との間でデータ転送を行なうインタリーブ動作の制御が可能である。前記インタリーブ動作における不揮発性メモリ部とバッファ部のデータ転送と、バッファ部と外部とのデータ転送が並列化されることによりアクセス速度の高速化を実現することができる。
請求項（抜粋）：
複数のメモリバンクと制御部を有し、前記メモリバンクは記憶情報を書換え可能な複数の不揮発性メモリ部と前記不揮発性メモリ部の書き込み読み出し単位の情報を夫々格納可能な2個のバッファ部とを有し、前記制御部は、アクセス動作の指示に応答して、メモリバンクの一方のバッファ部と不揮発性メモリ部との間でデータ転送を行ない、これに並行して当該メモリバンクの他方のバッファ部と外部との間でデータ転送を行なうインタリーブ動作の制御が可能であることを特徴とする半導体記憶装置。
IPC (2件)：
FI (6件)：
G11C 17/00 601 D
, G11C 17/00 636 A
, G11C 17/00 636 B
, G11C 17/00 641
, G11C 17/00 613
, G11C 17/00 611 G
5B025AA01
, 5B025AD04
, 5B025AD05
, 5B025AE05
