半導体装置及びその製造方法

発明者： , ,
出願人/特許権者：
代理人 (1件)：鈴江武彦 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-175512
公開番号（公開出願番号）：特開2001-077364
出願日： 2000年06月12日
公開日（公表日）： 2001年03月23日
要約：

【要約】【課題】DTMISFETの占有面積の縮小を図る。【解決手段】Si単結晶基板12,シリコン酸化膜13及びSi-Body14が順次積層されたSOI基板11を用いている。Si-Body14は、その断面が凸字状に形成されている。凸字状のSi-Body14の上部側壁に側壁絶縁膜17が形成されている。そして、Si-Body14上の一部にゲート絶縁膜18が形成されている。ゲート絶縁膜18を挟むように、Si-Body14の表面層にソース及びドレイン16が形成されている。ゲート絶縁膜18上、且つ側壁絶縁膜17及び凸字状のSi-Body14の下部側面に接するように金属ゲート電極19が形成されている。即ち、金属ゲート電極19と素子領域のSi-Body14とは、凸字状のSi-Body14の側面で電気的に接続されている。

請求項（抜粋）：

半導体基板に形成されたMISFETのゲート電極と、前記MISFETのチャネル下方のウェル領域とが電気的に接続された半導体装置において、前記MISFETは、前記半導体基板上に島状に形成された素子領域に形成されており、前記MISFETのゲート電極と前記半導体基板のウェル領域との電気的接続は、前記島状の素子領域の側面で行われることを特徴とする半導体装置。

IPC (4件)：

H01L 29/78 , H01L 27/04 , H01L 21/822 , H01L 29/786

FI (7件)：

H01L 29/78 301 X , H01L 27/04 C , H01L 29/78 301 J , H01L 29/78 617 J , H01L 29/78 618 C , H01L 29/78 622 , H01L 29/78 626 Z

Fターム (66件)：

5F038AC05 , 5F038AC09 , 5F038AC10 , 5F038AC14 , 5F038AC15 , 5F038AC18 , 5F038AV06 , 5F038EZ06 , 5F038EZ18 , 5F038EZ20 , 5F040DA06 , 5F040DB03 , 5F040DB09 , 5F040DC01 , 5F040DC08 , 5F040EB11 , 5F040EB12 , 5F040EC01 , 5F040EC04 , 5F040EC10 , 5F040ED03 , 5F040EE04 , 5F040FA02 , 5F040FC21 , 5F040FC28 , 5F110AA02 , 5F110AA04 , 5F110AA06 , 5F110BB04 , 5F110BB13 , 5F110BB20 , 5F110CC02 , 5F110DD05 , 5F110DD13 , 5F110EE01 , 5F110EE02 , 5F110EE03 , 5F110EE04 , 5F110EE14 , 5F110EE22 , 5F110EE36 , 5F110EE37 , 5F110EE44 , 5F110EE45 , 5F110EE48 , 5F110EE50 , 5F110FF01 , 5F110FF02 , 5F110FF23 , 5F110GG02 , 5F110GG12 , 5F110GG13 , 5F110GG22 , 5F110GG25 , 5F110GG47 , 5F110HJ01 , 5F110HJ04 , 5F110HJ13 , 5F110HJ23 , 5F110NN02 , 5F110NN23 , 5F110NN35 , 5F110NN72 , 5F110QQ05 , 5F110QQ11 , 5F110QQ19

引用特許：

審査官引用 (8件)

半導体装置およびその製造方法
公報種別：公開公報出願番号：特願平9-339637 出願人：株式会社日立製作所
電界効果型トランジスタ及びその製造方法
公報種別：公開公報出願番号：特願平11-052322 出願人：日本電気株式会社
半導体装置
公報種別：公開公報出願番号：特願平8-324465 出願人：シャープ株式会社

全件表示

前のページに戻る