特許
J-GLOBAL ID:200903099354119872
半導体装置およびその製造方法
発明者:
出願人/特許権者:
代理人 (1件):
佐藤 隆久
公報種別:公開公報
出願番号(国際出願番号):特願2005-074665
公開番号(公開出願番号):特開2006-261283
出願日: 2005年03月16日
公開日(公表日): 2006年09月28日
要約:
【課題】主としてチャネル方向のみに引っ張り歪あるいは圧縮歪を有する半導体装置およびその製造方法を提供することにある。【解決手段】半導体基板1上には、ゲート絶縁膜21を介してゲート電極22n、22pが形成されている。ゲート電極22n、22p下におけるチャネル形成領域を挟むように、半導体基板1とは格子間隔の異なる材料の半導体層4,5が半導体基板1に埋め込まれて形成されている。ゲート電極22n、22pの両側における半導体基板1および前記半導体層4,5上には、ソース・ドレイン層26n,26pが形成されている。【選択図】図11
請求項(抜粋):
半導体基板に活性領域を区画する素子分離絶縁膜を形成する工程と、
活性領域における前記半導体基板に、チャネルとなる領域を挟む溝を形成する工程と、
エピタキシャル成長により、前記溝内を前記半導体基板とは格子間隔の異なる半導体層で埋め込む工程と、
前記溝埋め込み工程で溝以外の前記半導体基板上に形成された前記半導体層を前記半導体基板が露出するまで除去する工程と、
前記溝を埋め込んだ前記半導体層により挟まれた前記半導体基板上にゲート絶縁膜を介してゲート電極を形成する工程と
を有する半導体装置の製造方法。
IPC (4件):
H01L 27/092
, H01L 21/823
, H01L 29/78
, H01L 21/336
FI (5件):
H01L27/08 321A
, H01L29/78 301S
, H01L29/78 301X
, H01L29/78 301Y
, H01L27/08 321E
Fターム (61件):
5F048AA08
, 5F048AC01
, 5F048AC03
, 5F048BA02
, 5F048BA14
, 5F048BB05
, 5F048BB06
, 5F048BB07
, 5F048BB08
, 5F048BB12
, 5F048BC01
, 5F048BC06
, 5F048BC15
, 5F048BC18
, 5F048BD09
, 5F048BE03
, 5F048BF06
, 5F048BF16
, 5F048BG13
, 5F048DA25
, 5F048DA27
, 5F048DA30
, 5F140AA05
, 5F140AB03
, 5F140AC28
, 5F140BA01
, 5F140BA17
, 5F140BE07
, 5F140BF04
, 5F140BF11
, 5F140BF18
, 5F140BG08
, 5F140BG09
, 5F140BG12
, 5F140BG14
, 5F140BG27
, 5F140BG34
, 5F140BG37
, 5F140BG45
, 5F140BG52
, 5F140BG53
, 5F140BH06
, 5F140BH14
, 5F140BH27
, 5F140BJ01
, 5F140BJ08
, 5F140BK02
, 5F140BK09
, 5F140BK13
, 5F140BK17
, 5F140BK18
, 5F140BK21
, 5F140BK25
, 5F140BK34
, 5F140BK39
, 5F140CB04
, 5F140CB08
, 5F140CC03
, 5F140CC12
, 5F140CE07
, 5F140CF04
引用特許:
出願人引用 (9件)
全件表示
審査官引用 (9件)
全件表示
前のページに戻る