特許
J-GLOBAL ID：201003020979627030
プロセッサ
発明者：
,
,
,
,
出願人/特許権者：
,
代理人 (4件)：
山田 卓二
, 田中 光雄
, 石野 正弘
, 川端 純市
公報種別：公開公報
出願番号（国際出願番号）：特願2008-183828
公開番号（公開出願番号）：特開2010-026583
出願日： 2008年07月15日
公開日（公表日）： 2010年02月04日
要約：
【課題】複数のプログラムを同時に実行するプロセッサにおいて、キャッシュミスによる影響をより効果的に抑える。【解決手段】複数のプログラムを同時に実行するプロセッサにおいて、主記憶装置またはキャッシュから第1と第2のプログラムの命令語が読み出され、読み出された命令語は第1の記憶手段にキューイングされる。第2と第3の記憶手段は、それぞれ、第1と第2のプログラムに含まれる命令語の実行に要するサイクル数見積りのための実行サイクル数見積り情報を記憶し、第1と第2のキャッシュミス予測器は、それぞれ、実行サイクル数見積り情報をそれぞれ読み出す。命令語のスケジューリング位置は、この実行サイクル数見積り情報の内容に従って決定される。好ましくは、実行サイクル数見積り情報は、キャッシュミスの検出/非検出に応じて動的に変更される。【選択図】図1
請求項（抜粋）：
複数のプログラムを同時に実行するプロセッサであって、
前記複数のプログラムの中の第1のプログラムの実行位置を示す第1のプログラムカウンタと、
前記複数のプログラムの中の第2のプログラムの実行位置を示す第2のプログラムカウンタと、
第1のプログラムカウンタの内容により主記憶装置またはキャッシュから第1のプログラムの命令語を読み出す第1の命令読み出し機構と、
第2のプログラムカウンタの内容により主記憶装置またはキャッシュから第2のプログラムの命令語を読み出す第2の命令読み出し機構と、
第1及び第2の命令読み出し機構により読み出された命令語をキューイングするための第1の記憶手段と、
第1の記憶手段から取り出した命令語のうちロード機能を有する命令を、キャッシュにアクセスして実行するキャッシュ制御機構と、
第1の記憶手段から取り出した命令語により、ロード機能により取り出したデータを用いて演算を行う演算機構と、
第1のプログラムに含まれる命令語の実行に要するサイクル数見積りのための実行サイクル数見積り情報を記憶する第2の記憶手段と、
第2のプログラムに含まれる命令語の実行に要するサイクル数見積りのための実行サイクル数見積り情報を記憶する第3の記憶手段と、
第1のプログラムカウンタの内容により第2の記憶手段のエントリ位置を特定して実行サイクル数見積り情報を読み出す第1のキャッシュミス予測器と、
第2のプログラムカウンタの内容により第3の記憶手段のエントリ位置を特定して実行サイクル数見積り情報を読み出す第2のキャッシュミス予測器と、
第1および第2の命令読み出し機構から入力される命令語を第1の記憶手段にキューイングする命令スケジュール機構であって、前記命令語が、前記キャッシュ制御機構によって処理される第1の命令語の実行結果を必要とし前記演算機構によって処理される第2の命令語である場合、前記第1の命令語に対応する、第1または第2のキャッシュミス予測器からの前記実行サイクル数見積り情報の内容に従って、第1の記憶手段における前記第2の命令語のスケジューリング位置を決定し、一方、前記実行サイクル数見積り情報に従うとスケジューリング可能な位置が存在しない場合には前記第2の命令語のスケジューリングを保留する命令スケジュール機構と
を備えることを特徴とするプロセッサ。
IPC (2件)：
FI (3件)：
G06F9/38 310E
, G06F12/08 565
, G06F12/08 543B
5B005KK22
, 5B005LL01
, 5B005MM02
, 5B005NN22
, 5B005SS12
, 5B005VV03
, 5B005VV04
, 5B013AA05
, 5B013AA11
出願人引用 (5件)
全件表示
審査官引用 (5件)
全件表示
引用文献：
前のページに戻る
