特許
J-GLOBAL ID：201003035410113168

半導体装置

発明者：
齋藤 渉

齋藤 渉 について

, 
斉藤 泰伸

斉藤 泰伸 について

, 
新田 智洋

新田 智洋 について

, 
垣内 頼人

垣内 頼人 について

, 
藤本 英俊

藤本 英俊 について

, 
吉岡 啓

吉岡 啓 について

, 
大野 哲也

大野 哲也 について


出願人/特許権者：
株式会社東芝

株式会社東芝 について


代理人 (1件)： 日向寺 雅彦
公報種別：公開公報
出願番号（国際出願番号）：特願2008-233092
公開番号（公開出願番号）：特開2010-067816
出願日： 2008年09月11日
公開日（公表日）： 2010年03月25日
要約：
【課題】ノーマリーオフ動作を実現でき且つ低オン抵抗な絶縁ゲート構造の半導体装置を提供する。【解決手段】本発明の半導体装置は、第1の窒化物半導体を含む第1の半導体層1と、第1の半導体層1上に設けられ第1の窒化物半導体よりもバンドギャップが広い第2の窒化物半導体を含む第2の半導体層2と、第2の半導体層2に接続された第1の主電極3と、第2の半導体層2に接続された第2の主電極4と、第1の主電極3と第2の主電極4との間の第2の半導体層2表面に接して設けられたフローティング電極5と、フローティング電極5上に設けられたゲート絶縁膜7と、ゲート絶縁膜7上に設けられた制御電極8と、フローティング電極5と第1の主電極3との間およびフローティング電極5と第2の主電極4との間の第2の半導体層2表面上に設けられたフィールド絶縁膜6とを備えた。【選択図】図1
請求項（抜粋）：
第1の窒化物半導体を含む第1の半導体層と、 前記第1の半導体層上に設けられ、前記第1の窒化物半導体よりもバンドギャップが広い第2の窒化物半導体を含む第2の半導体層と、 前記第2の半導体層に接続された第1の主電極と、 前記第2の半導体層に接続された第2の主電極と、 前記第1の主電極と前記第2の主電極との間の前記第2の半導体層表面に接して設けられたフローティング電極と、 前記フローティング電極上に設けられたゲート絶縁膜と、 前記ゲート絶縁膜上に設けられた制御電極と、 前記フローティング電極と前記第1の主電極との間および前記フローティング電極と前記第2の主電極との間の前記第2の半導体層表面上に設けられたフィールド絶縁膜と、 を備えたことを特徴とする半導体装置。
IPC (5件)：
H01L 21/338 ,  H01L 29/778 ,  H01L 29/812 ,  H01L 29/78 ,  H01L 29/06
FI (3件)：
H01L29/80 H ,  H01L29/78 301B ,  H01L29/06 301F
Fターム (36件)：
5F102FA00 ,  5F102FA02 ,  5F102GB01 ,  5F102GC01 ,  5F102GD01 ,  5F102GD04 ,  5F102GD10 ,  5F102GJ02 ,  5F102GJ03 ,  5F102GJ04 ,  5F102GJ10 ,  5F102GL04 ,  5F102GM04 ,  5F102GQ01 ,  5F102GR01 ,  5F102GR04 ,  5F102GR11 ,  5F102GV05 ,  5F102GV06 ,  5F102HC07 ,  5F140AA30 ,  5F140BA01 ,  5F140BA02 ,  5F140BA06 ,  5F140BA09 ,  5F140BA16 ,  5F140BA20 ,  5F140BB06 ,  5F140BB18 ,  5F140BD04 ,  5F140BD09 ,  5F140BD10 ,  5F140BD11 ,  5F140BF47 ,  5F140BH30 ,  5F140CD09
引用特許：
出願人引用 (6件)
全件表示
審査官引用 (5件)
全件表示

前のページに戻る

TOP

BOTTOM