フィーチャ空間集積度を高めるリソグラフィのためのダブルパターニング方法

発明者： , , , , ,
出願人/特許権者：
代理人 (3件)：杉村憲司 , 澤田達也 , 播磨里江子
公報種別：公表公報
出願番号（国際出願番号）：特願2009-536846
公開番号（公開出願番号）：特表2010-509783
出願日： 2007年11月13日
公開日（公表日）： 2010年03月25日
要約：

基板の中もしくは上の少なくとも1つのデバイス層にパターンを形成する方法であって、第1フォトレジスト層をデバイス層に塗布し、第1マスクを用いて第1フォトレジストを露光し、第1フォトレジスト層を現像して第1パターンを基板上に形成し、基板を保護層で被覆し、保護層を処理して第1フォトレジストと接触している部分を変化させ、変化した保護層がその後の露光および/もしくは現像に影響されないようにし、基板に第2フォトレジスト層を塗布し、第2マスクを用いて第2フォトレジスト層を露光し、第2フォトレジスト層を現像して第1フォトレジスト層の第1パターンに重大な影響をもたらすことなく基板上に第2パターンを形成する工程を含み、第1および第2パターンが一緒になって、第1および第2パターンによって別々に画成されるフィーチャよりも高い空間周波数を持つ散置されたフィーチャを画成することを特徴とする方法。このプロセスは、フィンFETデバイスのソース、ドレインおよびフィンのフィーチャの画成に特に有用であって、一般的なリソグラフィツールよりも微細なサイズのフィーチャを達成することができる。

請求項（抜粋）：

基板の中もしくは上の少なくとも1つのデバイス層にパターンを形成する方法であって、 a) 第1フォトレジスト層を前記デバイス層に塗布し、 b) 第1マスクを用いて前記第1フォトレジストを露光し、 c) 前記第1フォトレジスト層を現像して第1パターンを前記基板上に形成し、 d) 前記基板を保護層で被覆し、 e) 前記保護層を処理して第1フォトレジスト11と接触している部分を変化させ、変化された保護層がその後の露光および/または現像に実質的に影響されないようにし、 f) 前記基板に第2フォトレジスト層を塗布し、 g) 第2マスクを用いて前記第2フォトレジスト層を露光し、 h) 前記第2フォトレジスト層を現像して、前記第1フォトレジスト層の第1パターンに重大な影響を与えることなく、前記基板上に第2パターンを形成する、工程を含み、 i) 前記第1および第2パターンが一緒になって、前記第1および第2の各パターンに画成されたフィーチャよりも高い空間周波数を有する、散置されたフィーチャを画成することを特徴とする方法。

IPC (7件)：

H01L 21/027 , G03F 1/08 , G03F 7/40 , H01L 21/823 , H01L 27/092 , H01L 21/336 , H01L 29/786

FI (8件)：

H01L21/30 502C , G03F1/08 D , H01L21/30 570 , G03F7/40 511 , H01L27/08 321B , H01L27/08 321Z , H01L29/78 627C , H01L29/78 618C

Fターム (29件)：

2H095BA05 , 2H095BB02 , 2H095BC09 , 2H096AA25 , 2H096EA03 , 2H096HA05 , 5F046AA13 , 5F046AA25 , 5F046CB17 , 5F046JA22 , 5F046LA18 , 5F048AA07 , 5F048AB04 , 5F048AC04 , 5F048BA16 , 5F048BB01 , 5F048BD06 , 5F110AA01 , 5F110AA04 , 5F110AA07 , 5F110BB04 , 5F110CC10 , 5F110EE22 , 5F110GG02 , 5F110GG22 , 5F110GG30 , 5F110HM02 , 5F110HM04 , 5F110QQ02

引用特許：

審査官引用 (12件)

パターン形成方法及び被覆膜形成用材料
公報種別：公開公報出願番号：特願2006-265115 出願人：東京応化工業株式会社
特開平4-071222
パターン形成方法、位相シフト法用ホトマスクの形成方法
公報種別：公開公報出願番号：特願平5-037616 出願人：沖電気工業株式会社

全件表示

前のページに戻る