特許
J-GLOBAL ID:201003064876072380
半導体装置の製造方法
発明者:
出願人/特許権者:
代理人 (4件):
松倉 秀実
, 平川 明
, 高田 大輔
, 遠山 勉
公報種別:公開公報
出願番号(国際出願番号):特願2008-243309
公開番号(公開出願番号):特開2010-074105
出願日: 2008年09月22日
公開日(公表日): 2010年04月02日
要約:
【課題】ゲート間のピッチが狭い場合における短チャネル効果の劣化を抑制する。【解決手段】基板上に、第1ゲートと、第1ゲートに隣接する第2ゲートを形成する工程、第1ゲートの側壁に第1サイドウォールを、第2ゲートの側壁に第2サイドウォールを形成する工程、第1ゲート、第1サイドウォール、第2ゲート、第2サイドウォールをマスクとして、基板に第1不純物の注入を行う工程、全面に絶縁膜を堆積した後、絶縁膜をエッチングして、第1サイドウォールの側面に第3サイドウォールを、第2サイドウォールの側面に第4サイドウォールを、第1ゲートと第2ゲートの間において第3サイドウォールと第4サイドウォールとが接触するように形成する工程、第1ゲート、第1及び第3サイドウォール、第2ゲート、第2及び第4サイドウォールをマスクとして、基板に第2不純物の注入を行う工程、第3及び第4サイドウォールを除去する工程、を有する。【選択図】図28
請求項(抜粋):
半導体基板上に、第1ゲートパターンと、前記第1ゲートパターンに隣接する第2ゲートパターンを形成する工程と、
前記第1ゲートパターンの側壁に第1サイドウォールスペーサを、前記第2ゲートパターンの側壁に第2サイドウォールスペーサを形成する工程と、
前記第1ゲートパターン、前記第1サイドウォールスペーサ、前記第2ゲートパターン、及び前記第2サイドウォールスペーサをマスクとして、前記半導体基板に第1不純物の注入を行う工程と、
全面に第1絶縁膜を堆積した後、前記第1絶縁膜をエッチングすることにより、前記第1サイドウォールスペーサの側面に第3サイドウォールスペーサを、前記第2サイドウォールスペーサの側面に第4サイドウォールスペーサを、前記第1ゲートパターンと前記第2ゲートパターンの間において前記第3サイドウォールスペーサと前記第4サイドウォールスペーサとが接触するように形成する工程と、
前記第1ゲートパターン、前記第1サイドウォールスペーサ、前記第3サイドウォールスペーサ、前記第2ゲートパターン、前記第2サイドウォールスペーサ及び前記第4サイドウォールスペーサをマスクとして、前記半導体基板に第2不純物の注入を行う工程と、
前記第3サイドウォールスペーサ及び前記第4サイドウォールスペーサを除去する工程と、
を有することを特徴とする半導体装置の製造方法。
IPC (10件):
H01L 21/823
, H01L 27/092
, H01L 21/768
, H01L 23/522
, H01L 29/423
, H01L 29/49
, H01L 29/417
, H01L 21/205
, H01L 27/088
, H01L 29/78
FI (8件):
H01L27/08 321D
, H01L21/90 K
, H01L29/58 G
, H01L29/50 M
, H01L27/08 321E
, H01L21/205
, H01L27/08 102B
, H01L29/78 301S
Fターム (123件):
4M104AA01
, 4M104BB01
, 4M104BB14
, 4M104BB21
, 4M104CC01
, 4M104CC05
, 4M104DD04
, 4M104DD08
, 4M104DD16
, 4M104DD43
, 4M104DD50
, 4M104DD55
, 4M104DD66
, 4M104DD79
, 4M104DD84
, 4M104EE09
, 4M104EE12
, 4M104FF14
, 4M104FF18
, 4M104FF22
, 4M104GG09
, 4M104GG10
, 4M104GG14
, 5F033HH04
, 5F033HH11
, 5F033HH25
, 5F033JJ18
, 5F033JJ19
, 5F033JJ33
, 5F033KK01
, 5F033KK26
, 5F033MM01
, 5F033MM07
, 5F033NN06
, 5F033NN07
, 5F033PP06
, 5F033QQ09
, 5F033QQ13
, 5F033QQ16
, 5F033QQ37
, 5F033QQ48
, 5F033QQ70
, 5F033RR04
, 5F033RR06
, 5F033SS04
, 5F033SS11
, 5F033SS15
, 5F033TT02
, 5F033TT08
, 5F033VV06
, 5F033XX19
, 5F045AB01
, 5F045AF03
, 5F045BB16
, 5F045CA05
, 5F045DA57
, 5F045DA69
, 5F045DB02
, 5F048AA01
, 5F048AA08
, 5F048AC01
, 5F048AC03
, 5F048BA01
, 5F048BB06
, 5F048BB07
, 5F048BB08
, 5F048BB11
, 5F048BB12
, 5F048BC03
, 5F048BC06
, 5F048BC15
, 5F048BC18
, 5F048BC19
, 5F048BC20
, 5F048BD01
, 5F048BD04
, 5F048BE03
, 5F048BF06
, 5F048BF07
, 5F048BF16
, 5F048BG13
, 5F048DA25
, 5F048DA27
, 5F048DA30
, 5F140AA21
, 5F140AB03
, 5F140AC28
, 5F140BC06
, 5F140BC17
, 5F140BD09
, 5F140BE07
, 5F140BE08
, 5F140BF04
, 5F140BF11
, 5F140BF18
, 5F140BG10
, 5F140BG11
, 5F140BG12
, 5F140BG14
, 5F140BG28
, 5F140BG32
, 5F140BG38
, 5F140BG52
, 5F140BG53
, 5F140BH07
, 5F140BH13
, 5F140BH21
, 5F140BH27
, 5F140BH35
, 5F140BJ08
, 5F140BJ11
, 5F140BJ17
, 5F140BJ20
, 5F140BK02
, 5F140BK13
, 5F140BK18
, 5F140BK21
, 5F140BK30
, 5F140CA03
, 5F140CB04
, 5F140CC03
, 5F140CC12
, 5F140CE07
引用特許:
出願人引用 (6件)
全件表示
審査官引用 (5件)
-
半導体装置
公報種別:公開公報
出願番号:特願2002-231568
出願人:株式会社ルネサステクノロジ
-
半導体装置及びその製造方法
公報種別:公開公報
出願番号:特願平10-234363
出願人:富士通株式会社
-
半導体装置およびその製造方法
公報種別:公開公報
出願番号:特願2002-232972
出願人:株式会社ルネサステクノロジ
全件表示
前のページに戻る