特許
J-GLOBAL ID：201003097944093494

半導体装置および半導体装置の製造方法

発明者：
吉川 功

吉川 功 について


出願人/特許権者：
富士電機システムズ株式会社

富士電機システムズ株式会社 について


代理人 (1件)： 酒井 昭徳
公報種別：公開公報
出願番号（国際出願番号）：特願2008-209000
公開番号（公開出願番号）：特開2010-045245
出願日： 2008年08月14日
公開日（公表日）： 2010年02月25日
要約：
【課題】IGBT、MOSFETやダイオードなどのパワー半導体装置において、高速ターンオフとソフトスイッチングを両立させること。【解決手段】n型主半導体層1において、pチャネル層2とn+型フィールドストップ層5の間の領域に、n型低濃度ベース層14およびそれよりも不純物濃度の低いn型極低濃度ベース層15が、n型主半導体層1の第一主面に垂直に交互に繰り返し設けられる。このような半導体装置の作成用基板の製造は、まず、n型主半導体層1に、トレンチを形成し、イオン注入および熱処理により、トレンチの底面に活性層を形成する。この活性層が、n+型フィールドストップ層5である。次いで、トレンチをn型主半導体層1の不純物濃度よりも低い不純物濃度の半導体で埋める。これにより、n型低濃度ベース層14およびn型極低濃度ベース層15が形成される。【選択図】図19
請求項（抜粋）：
半導体基板の第一主面に、一部が開口するマスクを形成するマスク工程と、 前記半導体基板の、前記マスクの開口部分に露出する半導体部分をエッチングして、前記半導体基板の第一主面に複数のトレンチを形成するトレンチ形成工程と、 前記トレンチの底面の半導体層に、ドーパントをイオン注入するイオン注入工程と、 前記ドーパントが注入された不純物層を活性化し、隣接する不純物層をつなげる活性化工程と、 前記トレンチを半導体で埋める埋め込み工程と、 を含むことを特徴とする半導体装置の製造方法。
IPC (5件)：
H01L 21/336 ,  H01L 29/78 ,  H01L 29/12 ,  H01L 29/861 ,  H01L 29/06
FI (8件)：
H01L29/78 658A ,  H01L29/78 652H ,  H01L29/78 653C ,  H01L29/78 658Z ,  H01L29/78 652F ,  H01L29/78 652T ,  H01L29/91 C ,  H01L29/06 301D
引用特許：
出願人引用 (6件)
全件表示
審査官引用 (6件)
  • 半導体装置
    公報種別：公開公報   出願番号：特願2008-127962   出願人：株式会社東芝
  • 特開平4-127480
  • 電力用半導体装置およびその製造方法
    公報種別：公開公報   出願番号：特願平11-001713   出願人：三菱電機株式会社
全件表示

前のページに戻る

TOP

BOTTOM