特許
J-GLOBAL ID：201103005907040270
半導体集積回路、該半導体集積回路の設計方法及び該半導体集積回路設計用プログラム
発明者：
,
,
,
,
出願人/特許権者：
代理人 (2件)：
ポレール特許業務法人
, 小川 勝男
公報種別：特許公報
出願番号（国際出願番号）：特願2001-216387
公開番号（公開出願番号）：特開2003-031676
特許番号：特許第4090222号
出願日： 2001年07月17日
公開日（公表日）： 2003年01月31日
請求項（抜粋）：
【請求項1】 第1動作電位点と、
第2動作電位点と、
上記第1動作電位点と上記第2動作電位点との間に複数の絶縁ゲート型電界効果トランジスタが直列接続されており、該直列接続された複数の絶縁ゲート型電界効果トランジスタに第1絶縁ゲート型電界効果トランジスタを含むとともに上記第1絶縁ゲート型電界効果トランジスタと同じ導電型の絶縁ゲート型電界効果トランジスタを含まない複数の第1論理ゲートと、
上記第1動作電位点と上記第2動作電位点との間に複数の絶縁ゲート型電界効果トランジスタが直列接続されており、該直列接続された複数の絶縁ゲート型電界効果トランジスタには少なくとも3以上の前記第1絶縁ゲート型電界効果トランジスタと同じ第1導電型の第2絶縁ゲート型電界効果トランジスタを含む複数の第2論理ゲートとを有しており、
上記少なくとも3以上の第2絶縁ゲート型電界効果トランジスタのゲートは、夫々独立した信号が入力され、
上記第2絶縁ゲート型電界効果トランジスタのしきい値電圧の絶対値は、上記第1絶縁ゲート型電界効果トランジスタのしきい値電圧の絶対値よりも小さいことを特徴とする半導体集積回路。
IPC (5件)：
H01L 21/8234 ( 200 6.01)
, H01L 27/088 ( 200 6.01)
, H03K 19/0944 ( 200 6.01)
, G06F 17/50 ( 200 6.01)
, H01L 21/82 ( 200 6.01)
H01L 27/08 102 C
, H03K 19/094 A
, G06F 17/50 656 B
, G06F 17/50 658 T
, H01L 21/82 D
, H01L 21/82 C
, H01L 27/08 102 B
出願人引用 (9件)
全件表示
審査官引用 (9件)
全件表示
前のページに戻る
