特許
J-GLOBAL ID:201103010014706150

半導体装置及びその製造方法

発明者:
出願人/特許権者:
代理人 (3件): 机 昌彦 ,  木村 明隆 ,  浅井 俊雄
公報種別:公開公報
出願番号(国際出願番号):特願2009-150108
公開番号(公開出願番号):特開2011-009372
出願日: 2009年06月24日
公開日(公表日): 2011年01月13日
要約:
【課題】微細な電極ピッチで形成された半導体基板が互いに接続された構造を有する半導体装置の信頼性を向上させる手段を提供する。【解決手段】半導体装置は、第1の多層配線構造111を備えた第1の半導体基板110と、第2の多層配線構造121を備えた第2の半導体基板120とを有し、第1の半導体基板は第1の多層配線構造を構成する電極層の一部からなる第1の接合用電極層112を有し、第2の半導体基板は第2の多層配線構造を構成する電極層の一部からなる第2の接合用電極層122を有し、第1の接合用電極層は第1のディッシング部113を備え、第2の接合用電極層は第2のディッシング部123を備え、第1のディッシング部と第2のディッシング部との間に接合部材130が配置され、接合部材を介して第1の接合用電極層と第2の接合用電極層が接合される。【選択図】図1
請求項(抜粋):
第1の多層配線構造を備えた第1の半導体基板と、第2の多層配線構造を備えた第2の半導体基板とを有し、 前記第1の半導体基板は前記第1の多層配線構造を構成する電極層の一部からなる第1の接合用電極層を有し、前記第2の半導体基板は前記第2の多層配線構造を構成する電極層の一部からなる第2の接合用電極層を有し、 前記第1の接合用電極層は第1のディッシング部を備え、前記第2の接合用電極層は第2のディッシング部を備え、 前記第1のディッシング部と前記第2のディッシング部との間に接合部材が配置され、 前記接合部材を介して前記第1の接合用電極層と前記第2の接合用電極層が接合された半導体装置。
IPC (6件):
H01L 25/065 ,  H01L 25/07 ,  H01L 25/18 ,  H01L 21/320 ,  H01L 23/52 ,  H01L 21/60
FI (3件):
H01L25/08 B ,  H01L21/88 T ,  H01L21/60 311Q
Fターム (21件):
5F033HH07 ,  5F033HH11 ,  5F033HH13 ,  5F033HH18 ,  5F033MM05 ,  5F033MM13 ,  5F033PP15 ,  5F033PP20 ,  5F033QQ42 ,  5F033QQ48 ,  5F033QQ91 ,  5F033RR21 ,  5F033RR22 ,  5F033RR23 ,  5F033SS21 ,  5F033VV07 ,  5F033XX13 ,  5F044KK11 ,  5F044LL01 ,  5F044QQ02 ,  5F044RR19
引用特許:
審査官引用 (6件)
全件表示

前のページに戻る