特許
J-GLOBAL ID：201103013377837698

半導体装置

発明者：
柳 振一郎

柳 振一郎 について


出願人/特許権者：
ルネサスエレクトロニクス株式会社

ルネサスエレクトロニクス株式会社 について


代理人 (7件)： 深見 久郎 ,  森田 俊雄 ,  仲村 義平 ,  堀井 豊 ,  酒井 將行 ,  荒川 伸夫 ,  佐々木 眞人
公報種別：公開公報
出願番号（国際出願番号）：特願2009-143591
公開番号（公開出願番号）：特開2011-003608
出願日： 2009年06月16日
公開日（公表日）： 2011年01月06日
要約：
【課題】ハイサイド素子として用いても誤動作が少なく、かつ耐圧を高く維持することのできる半導体装置を提供する。【解決手段】主表面を有する半導体基板SUBの内部には、p-エピタキシャル領域EP1が形成されている。p-エピタキシャル領域EP1の主表面側には、p-エピタキシャル領域EP2が形成されている。p-エピタキシャル領域EP2の主表面側には、n型ドリフト領域DRIとp型ボディ領域BOとが形成されている。p-エピタキシャル領域EP1とp-エピタキシャル領域EP2との間には、これらの領域を電気的に分離するためにフローティング電位のn+埋め込み領域NBが形成されている。n+埋め込み領域NBとp-エピタキシャル領域EP2との間には、p-エピタキシャル領域EP2よりも高いp型不純物濃度を有するp+埋め込み領域PBが形成されている。【選択図】図1
請求項（抜粋）：
主表面を有する半導体基板と、 前記半導体基板内に形成された第1導電型の第1領域と、 前記半導体基板内であって前記第1領域の前記主表面側に形成された第1導電型の第2領域と、 前記半導体基板内であって前記第2領域の前記主表面側に形成され、かつ前記第2領域との間でpn接合を構成する第2導電型の第3領域と、 前記第2領域の前記主表面側において前記第2領域と接するとともに前記第3領域と隣り合うように前記半導体基板内に形成され、かつ前記第2領域よりも高い第1導電型の不純物濃度を有する第1導電型の第4領域と、 前記第1領域と前記第2領域とを電気的に分離するように前記第1領域と前記第2領域との間の前記半導体基板内に形成され、かつフローティング電位となるように構成された第2導電型の第5領域と、 前記第5領域と前記第2領域との間の前記半導体基板内に形成され、かつ前記第2領域よりも高い第1導電型の不純物濃度を有する第1導電型の第6領域とを備えた、半導体装置。
IPC (5件)：
H01L 29/78 ,  H01L 29/861 ,  H01L 27/06 ,  H01L 21/823 ,  H01L 21/76
FI (4件)：
H01L29/78 301D ,  H01L29/91 D ,  H01L27/06 102A ,  H01L21/76 M
Fターム (51件)：
5F032AA34 ,  5F032AA44 ,  5F032BB06 ,  5F032CA01 ,  5F032CA15 ,  5F032CA17 ,  5F032CA24 ,  5F032DA12 ,  5F032DA22 ,  5F048AA04 ,  5F048AA05 ,  5F048AA09 ,  5F048AC01 ,  5F048AC03 ,  5F048AC06 ,  5F048AC10 ,  5F048BA05 ,  5F048BA06 ,  5F048BA12 ,  5F048BA13 ,  5F048BB05 ,  5F048BC03 ,  5F048BC07 ,  5F048BE03 ,  5F048BG12 ,  5F048BG13 ,  5F048BH01 ,  5F048DA10 ,  5F140AA25 ,  5F140AB03 ,  5F140AB06 ,  5F140AC21 ,  5F140AC22 ,  5F140BA01 ,  5F140BA16 ,  5F140BH02 ,  5F140BH03 ,  5F140BH17 ,  5F140BH30 ,  5F140BH41 ,  5F140BH43 ,  5F140BH45 ,  5F140BH47 ,  5F140BH49 ,  5F140BH50 ,  5F140CB01 ,  5F140CB02 ,  5F140CB04 ,  5F140CB07 ,  5F140CD02 ,  5F140CD09
引用特許：
審査官引用 (8件)
全件表示

前のページに戻る

TOP

BOTTOM