特許
J-GLOBAL ID：201103015628819123

マスクパターンの形成方法及び半導体装置の製造方法

発明者：
中島 滋

中島 滋 について

, 
長谷部 一秀

長谷部 一秀 について

, 
八重樫 英民

八重樫 英民 について

, 
西村 栄一

西村 栄一 について


出願人/特許権者：
東京エレクトロン株式会社

東京エレクトロン株式会社 について


代理人 (1件)： 伊東 忠彦
公報種別：公開公報
出願番号（国際出願番号）：特願2009-214952
公開番号（公開出願番号）：特開2011-066164
出願日： 2009年09月16日
公開日（公表日）： 2011年03月31日
要約：
【課題】SWPにおいて、側壁部の形状の対称性を高め、被エッチング膜をエッチングするときの加工精度を向上させることができるマスクパターンの形成方法を提供する。【解決手段】基板上の被エッチング膜の上に形成されたシリコン膜よりなる第1のライン部が配列したシリコン膜パターンの表面を等方的に被覆するように、カーボン膜を成膜する成膜工程S18と、カーボン膜を第1のライン部の上部から除去すると共に、第1のライン部の側壁部として残存するように、カーボン膜をエッチバックするエッチバック工程S19と、第1のライン部を除去し、側壁部が配列したマスクパターンを形成するシリコン膜除去工程S20とを有する。【選択図】図1
請求項（抜粋）：
基板上の被エッチング膜の上に形成されたシリコン膜よりなる第1のライン部が配列したシリコン膜パターンの表面を等方的に被覆するように、カーボン膜を成膜する成膜工程と、 前記カーボン膜を前記第1のライン部の上部から除去すると共に、前記第1のライン部の側壁部として残存するように、前記カーボン膜をエッチバックするエッチバック工程と、 前記第1のライン部を除去し、前記側壁部が配列したマスクパターンを形成するシリコン膜除去工程と を有するマスクパターンの形成方法。
IPC (5件)：
H01L 21/306 ,  H01L 21/027 ,  G03F 7/40 ,  H01L 21/28 ,  H01L 21/321
FI (5件)：
H01L21/302 105A ,  H01L21/30 570 ,  G03F7/40 521 ,  H01L21/28 E ,  H01L21/88 C
Fターム (26件)：
2H096AA24 ,  2H096HA23 ,  2H096JA04 ,  4M104DD04 ,  4M104DD71 ,  4M104HH14 ,  5F004AA16 ,  5F004DA04 ,  5F004DA26 ,  5F004DB02 ,  5F004DB30 ,  5F004EA11 ,  5F004EA27 ,  5F004EA38 ,  5F004EB02 ,  5F033QQ02 ,  5F033QQ07 ,  5F033QQ09 ,  5F033QQ26 ,  5F033QQ31 ,  5F033QQ35 ,  5F033XX03 ,  5F046LA18 ,  5F046PA07 ,  5F146LA18 ,  5F146PA07
引用特許：
審査官引用 (6件)
全件表示

前のページに戻る

TOP

BOTTOM