特許
J-GLOBAL ID：200903044931155582
半導体素子の微細パターン形成方法
発明者：
,
出願人/特許権者：
代理人 (2件)：
荒船 博司
, 荒船 良男
公報種別：公開公報
出願番号（国際出願番号）：特願2008-225743
公開番号（公開出願番号）：特開2009-076902
出願日： 2008年09月03日
公開日（公表日）： 2009年04月09日
要約：
【課題】半導体素子の微細パターン形成方法に関し、露光装備の解像度の限界を克服するため二重パターニング(Double Patterning)工程を行うことにおいて、第1マスク工程と第2マスク工程を整列する工程が容易でなく不良が発生する。【解決手段】半導体基板400上部にハードマスク層410及びエッチング静止膜420を形成する段階と、前記エッチング静止膜上部に犠牲酸化膜パターンを形成する段階と、前記犠牲酸化膜パターンの側壁にスペーサを形成する段階と、前記犠牲酸化膜パターンを除去する段階と、前記スペーサをマスクに前記エッチング静止膜及び前記ハードマスク層をエッチングしてハードマスクパターンを形成する段階とを含むことを特徴とする。【選択図】図6(h)
請求項（抜粋）：
半導体基板上部にハードマスク層及びエッチング静止膜を形成する段階;
前記エッチング静止膜上部に犠牲酸化膜パターンを形成する段階;
前記犠牲酸化膜パターンの側壁にスペーサを形成する段階;
前記犠牲酸化膜パターンを除去する段階; 及び
前記スペーサをマスクに前記エッチング静止膜及び前記ハードマスク層をエッチングしてハードマスクパターンを形成する段階
を含むことを特徴とする半導体素子の微細パターン形成方法。
IPC (2件)：
H01L 21/027
, H01L 21/306
H01L21/30 514A
, H01L21/30 502C
, H01L21/30 570
, H01L21/302 105A
5F004DA26
, 5F004DB02
, 5F004DB30
, 5F004EA00
, 5F004EA03
, 5F004EA06
, 5F004EA07
, 5F004EA10
, 5F004EA12
, 5F004EA21
, 5F004EB02
, 5F046AA11
