特許
J-GLOBAL ID:201103017344107576
半導体装置及びその製造方法
発明者:
出願人/特許権者:
代理人 (2件):
堀 城之
, 前島 幸彦
公報種別:公開公報
出願番号(国際出願番号):特願2009-243369
公開番号(公開出願番号):特開2011-091200
出願日: 2009年10月22日
公開日(公表日): 2011年05月06日
要約:
【課題】オン抵抗の低減と高耐圧化とを両立する。【解決手段】このドレイン電極20は、キャップ層13、電子供給層12を貫通し、電子走行層11における2次元電子ガス層14よりも深くまで達している。従って、ドレイン電極20は、電子走行層11、電子供給層12、キャップ層13と直接接する。ヘテロ界面が形成される方向(図1における左右の方向)とドレイン電極20とのなす角度(鋭角)を、図1に示されるように、電子走行層11、電子供給層12、キャップ層13にそれぞれ対応させて、それぞれθ、φ、Ψとしている。ここでφ<θ、φ≦Ψとなっている、すなわち、角度φがこれらの中では最も小さく設定され、ドレイン電極20は特に電子供給層12のところで大きくテーパー化されている。【選択図】図1
請求項(抜粋):
動作時に電荷担体が流れる経路が存在する第1の半導体層上に当該第1の半導体層とは異なる材料からなる第2の半導体層が積層されたヘテロ構造と、前記第2の半導体層を貫通して前記電荷担体が流れる経路と接し前記ヘテロ構造のヘテロ界面に沿った断面積が前記第1の半導体層側よりも前記第2の半導体層側で大きなテーパー形状の電極と、を具備する半導体装置であって、
前記電荷担体が流れる方向の断面において、
前記電極と前記電荷担体が流れる経路とが接する箇所における前記電極の側面の接平面と前記ヘテロ界面とのなす鋭角をθとし、
前記電極と前記電荷担体が流れる経路とが接する箇所の上部で前記電極が前記第2の半導体層と接する箇所における前記電極の側面の接平面と前記ヘテロ界面とのなす鋭角をφとした場合に、
0°<φ≦60°、かつφ≠θであることを特徴とする半導体装置。
IPC (5件):
H01L 29/812
, H01L 21/338
, H01L 29/778
, H01L 21/28
, H01L 29/417
FI (4件):
H01L29/80 F
, H01L29/80 H
, H01L21/28 301B
, H01L29/50 J
Fターム (32件):
4M104AA04
, 4M104AA07
, 4M104BB14
, 4M104CC01
, 4M104DD21
, 4M104DD37
, 4M104DD52
, 4M104DD53
, 4M104FF06
, 4M104FF13
, 4M104FF27
, 4M104GG12
, 4M104GG18
, 5F102FA01
, 5F102FA03
, 5F102GB01
, 5F102GC01
, 5F102GD01
, 5F102GJ04
, 5F102GL04
, 5F102GM04
, 5F102GN04
, 5F102GQ01
, 5F102GR11
, 5F102GR15
, 5F102GS01
, 5F102GT03
, 5F102HC01
, 5F102HC11
, 5F102HC15
, 5F102HC16
, 5F102HC21
引用特許:
前のページに戻る