特許
J-GLOBAL ID:200903092045797500

電界効果トランジスタ及びその装置

発明者:
出願人/特許権者:
公報種別:公開公報
出願番号(国際出願番号):特願2006-254886
公開番号(公開出願番号):特開2007-305954
出願日: 2006年09月20日
公開日(公表日): 2007年11月22日
要約:
【課題】オフ耐圧を維持して、オン抵抗低減する電界効果トランジスタを得る。【解決手段】窒化物半導体層が複数設けられた積層構造20にキャリア走行層23を有し、該積層構造上に設けられたゲート電極186と、該ゲート電極を挟むソース電極185、ドレイン電極187のFETで、積層構造が、ゲート電極両側にキャリア走行層の端部を露出させる側面140eを備えた段差部を有し、その段差部側面の電極の一部が、段差部上段140tの表面に設けられ、上段に設けられた各電極一部が、キャリア走行方向において、側面からゲート電極側の各電極端部までの距離Lと、が、L≦10μmであり、前記距離L[μm]が1以上10以下の範囲において、距離Lにおける TLM法によるソース、ドレイン電極の接触抵抗Rc[Ω・mm]が、(L, Rc)=(1,2)と(10,5)の線分よりも低い値である電界効果トランジスタ。【選択図】 図2A
請求項(抜粋):
窒化物半導体層が複数設けられた積層構造にキャリア走行層を有し、該積層構造上に設けられたゲート電極と、該ゲート電極を挟むソース電極、ドレイン電極を有する電界効果トランジスタであって、 前記積層構造が、前記ゲート電極両側に前記キャリア走行層の端部を露出させる側面を備えた段差部を有し、 前記段差部側面に、少なくとも前記キャリア走行層端部と接続された、ソース電極、ドレイン電極が設けられ、 該ソース電極、ドレイン電極の一部が、前記段差部上段の表面に設けられ、前記段差部上段に設けられた前記ソース電極、ドレイン電極一部が、キャリア走行方向において、前記側面から前記ゲート電極側の各電極端部までの距離Lと、が、L≦10μmであり、 前記距離L[μm]が1以上10以下の範囲において、距離Lにおける TLM法によるソース、ドレイン電極の接触抵抗Rc[Ω・mm]が、(L, Rc)=(1,2)と(10,5)の線分よりも低い値である電界効果トランジスタ。
IPC (3件):
H01L 21/338 ,  H01L 29/778 ,  H01L 29/812
FI (1件):
H01L29/80 H
Fターム (26件):
5F102FA03 ,  5F102GA01 ,  5F102GB01 ,  5F102GC01 ,  5F102GD01 ,  5F102GJ02 ,  5F102GJ04 ,  5F102GJ10 ,  5F102GK04 ,  5F102GL04 ,  5F102GM04 ,  5F102GM07 ,  5F102GT01 ,  5F102GT02 ,  5F102GT03 ,  5F102GV01 ,  5F102GV03 ,  5F102GV05 ,  5F102GV06 ,  5F102GV07 ,  5F102GV08 ,  5F102HC01 ,  5F102HC11 ,  5F102HC15 ,  5F102HC19 ,  5F102HC21
引用特許:
出願人引用 (8件)
全件表示
審査官引用 (2件)

前のページに戻る