特許
J-GLOBAL ID：201103021962002057
半導体装置及びその製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
上柳 雅誉 (外1名)
公報種別：特許公報
出願番号（国際出願番号）：特願平11-236917
公開番号（公開出願番号）：特開2001-068603
特許番号：特許第3339472号
出願日： 1999年08月24日
公開日（公表日）： 2001年03月16日
請求項（抜粋）：
【請求項1】 基板上に形成された導電パターンと、前記導電パターン上に形成された異方性導電膜と、前記異方性導電膜上に形成された半導体チップと、前記半導体チップの裏面全体に設けられた保護膜と、前記基板と前記半導体チップとの間に形成され、前記半導体チップと前記導電パターンとを電気的に接続するバンプと、前記基板に形成された接続孔と、前記基板の下に形成され、前記接続孔を介して前記導電パターンに接続された接続端子と、を具備し、前記保護膜は、CuまたはAlからなることを特徴とする半導体装置。
IPC (2件)：
H01L 23/12 501
, H01L 21/56
H01L 23/12 501 F
, H01L 23/12 501 B
, H01L 21/56 E
