特許
J-GLOBAL ID：201103027787546624
半導体装置及び半導体装置の製造方法
発明者：
,
出願人/特許権者：
代理人 (2件)：
吉竹 英俊
, 有田 貴弘
公報種別：特許公報
出願番号（国際出願番号）：特願平11-197360
公開番号（公開出願番号）：特開2001-024200
特許番号：特許第4437570号
出願日： 1999年07月12日
公開日（公表日）： 2001年01月26日
請求項（抜粋）：
【請求項1】 半導体基板、絶縁層、及び半導体層がこの順に積層された積層構造を有するSOI基板と、
前記SOI基板の素子形成領域に形成され、前記半導体層の主面内に選択的に形成されたチャネル形成領域、前記チャネル形成領域上に形成されたゲート絶縁膜、前記ゲート絶縁膜上に形成されたゲート電極、及び前記チャネル形成領域に隣接して前記半導体層の前記主面内に形成されたソース・ドレイン領域を有するトランジスタと、
前記トランジスタ上に形成された層間絶縁膜と、
前記ソース・ドレイン領域が形成されている部分の前記半導体層の前記主面内において、前記ゲート絶縁膜に接触しないように選択的に形成された多結晶半導体領域と、
前記層間絶縁膜の上面と前記多結晶半導体領域の上面との間で前記層間絶縁膜内を貫通して形成され、内部が多結晶半導体で充填されたコンタクトホールと
を備える半導体装置。
IPC (4件)：
H01L 21/336 ( 200 6.01)
, H01L 29/786 ( 200 6.01)
, H01L 21/762 ( 200 6.01)
, H01L 21/322 ( 200 6.01)
H01L 29/78 627 Z
, H01L 21/76 D
, H01L 29/78 621
, H01L 21/322 P
, H01L 21/322 J
出願人引用 (9件)
全件表示
審査官引用 (9件)
全件表示
前のページに戻る
