集積回路のテスト回路

発明者：
出願人/特許権者：
代理人 (1件)：野田茂
公報種別：特許公報
出願番号（国際出願番号）：特願平11-347209
公開番号（公開出願番号）：特開2001-165997
特許番号：特許第3338817号
出願日： 1999年12月07日
公開日（公表日）： 2001年06月22日
請求項（抜粋）：

【請求項1】複数の通常入力端子と、前記通常入力端子にそれぞれ対応して設けられた複数のテスト入力端子と、複数の通常出力端子と、前記通常出力端子にそれぞれ対応して設けられた複数のテスト出力端子と、前記通常入力端子および対応する前記テスト入力端子の対ごとに設けられ前記対を成す前記通常入力端子および前記テスト入力端子を通じて入力された信号のうちのいずれかを制御信号にもとづき選択して出力する内部入力セレクタと、前記内部入力セレクタの前記制御信号を入力する第1のテスト制御端子とを備えた集積回路をテストするための回路であって、前記集積回路に設けられた第2のテスト制御端子と、前記内部入力セレクタごとに前記集積回路内に設けられ対応する前記内部入力セレクタの出力信号を、同内部入力セレクタに対応する前記テスト入力端子に出力し、前記第2のテスト制御端子からの信号により出力が能動または非能動となる内部入力バッファと、前記通常出力端子および対応する前記テスト出力端子の前記対ごとに前記集積回路内に設けられ前記集積回路内で生成された信号および対応する前記テスト出力端子を通じて入力された信号のうちのいずれかを前記第1のテスト制御端子からの信号にもとづき選択して対応する前記通常出力端子に出力する内部出力セレクタと、前記内部出力セレクタごとに前記集積回路内に設けられ対応する前記内部出力セレクタの出力信号を、同内部出力セレクタに対応する前記テスト出力端子に出力し、前記第2のテスト制御端子からの信号により出力が能動または非能動となる内部出力バッファと、前記集積回路の外部に前記テスト入力端子ごとに設けられテスト用の信号を前記テスト入力端子に供給し、前記第2のテスト制御端子に供給される信号により出力が能動または非能動となる外部入力バッファと、前記集積回路の外部に設けられ、前記通常入力端子および前記テスト入力端子の前記対を順序づけける第1の仮想順序において最も順位の低い前記入力端子の前記対を成す前記通常入力端子に供給すべき通常信号と、テストのために前記集積回路に供給する入力IOテスト信号とのいずれかを、前記第2のテスト制御端子に供給される信号にもとづいて選択し最も順位の低い前記入力端子の前記対を成す前記通常入力端子に供給する第1の外部入力セレクタと、前記第1の仮想順序において、順位が連続する2つの前記入力端子の前記対ごとに前記集積回路の外部に設けられ、順位が低い方の前記対を成す前記テスト入力端子から出力される信号と、順位が高い方の前記対を成す前記通常入力端子に入力すべき信号とのいずれかを、前記第2のテスト制御端子に供給される信号にもとづいて選択し順位が高い方の前記対を成す前記通常入力端子に供給する第2の外部入力セレクタと、前記通常出力端子と前記テスト出力端子との前記対を順序づけける第2の仮想順序において、順位が連続する2つの前記出力端子の前記対ごとに前記集積回路の外部に設けられ、順位が低い方の前記対を成す前記通常出力端子からの信号を順位が高い方の前記対を成す前記テスト出力端子に供給し、前記第2のテスト制御端子に供給される信号により出力が能動または非能動となる第1の外部出力バッファと、前記集積回路の外部に設けられ、前記第1の仮想順序において最も順位の高い前記入力端子の前記対を成す前記テスト入力端子からの信号を、前記第2の仮想順序において最も順位の低い前記出力端子の前記対を成す前記テスト出力端子に供給し、前記第2のテスト制御端子に供給される信号により出力が能動または非能動となる第2の外部出力バッファとを備え、前記第2の仮想順序において最も順位の高い前記出力端子の前記対を成す前記通常出力端子からテスト結果を表す出力IOテスト信号が出力されることを特徴とする集積回路のテスト回路。

IPC (1件)：

G01R 31/28

FI (1件)：

G01R 31/28 U

引用特許：

出願人引用 (8件)

特開昭61-056983
半導体集積回路
公報種別：公開公報出願番号：特願平3-252072 出願人：日本電気株式会社
半導体集積回路の試験装置
公報種別：公開公報出願番号：特願平4-028300 出願人：富士通株式会社

全件表示

前のページに戻る