特許
J-GLOBAL ID：201103036830077187

半導体装置及び半導体装置の製造方法

発明者：
井本 孝志

井本 孝志 について


出願人/特許権者：
株式会社東芝

株式会社東芝 について


代理人 (1件)： 竹村 壽
公報種別：特許公報
出願番号（国際出願番号）：特願平11-239033
公開番号（公開出願番号）：特開2001-068624
特許番号：特許第3934284号
出願日： 1999年08月26日
公開日（公表日）： 2001年03月16日
請求項（抜粋）：
【請求項1】 それぞれ接続電極が形成された複数のビア及びこの接続電極に電気的に接続された配線を備えた複数の配線基板と、 前記配線基板に搭載され、前記配線と電気的に接続された半導体素子と、 前記半導体素子を搭載したときにこの半導体素子が収容される半導体素子容積より大きいチップキャビティ部を有し、複数のビアに埋め込み形成された接続電極を備えた複数の導電ビア絶縁基板と、 前記配線基板と導電ビア絶縁基板とを積層したときに最上層の導電ビア絶縁基板の上に積層され、複数のビアに埋め込み形成された接続電極を備えた上層の導電ビア絶縁基板とを具備し、 前記導電ビア絶縁基板の1つと前記配線基板の1つとは、前記配線基板に前記導電ビア絶縁基板の前記接続配線とこの配線基板の前記接続電極とが電気的に接続されるように積層されて積層体を構成し、前記配線基板に搭載された前記半導体素子が前記チップキャビティ部に完全に収容された状態でこの積層体は、複数個積層され一体化されてなり、前記半導体素子と前記チップキャビティ部の内壁との間に形成された空間には前記導電ビア絶縁基板と前記配線基板とを接合する軟性接着材が充填されていることを特徴とする半導体装置。
IPC (5件)：
H01L 25/10 ( 200 6.01) ,  H01L 25/18 ( 200 6.01) ,  H01L 25/11 ( 200 6.01) ,  H01L 25/07 ( 200 6.01) ,  H01L 25/065 ( 200 6.01)
FI (2件)：
H01L 25/14 Z ,  H01L 25/08 Z
引用特許：
出願人引用 (8件)
全件表示
審査官引用 (12件)
全件表示

前のページに戻る

TOP

BOTTOM