特許
J-GLOBAL ID:201103061765383741

基板処理方法、及び基板処理装置

発明者:
出願人/特許権者:
代理人 (3件): 志賀 正武 ,  高橋 詔男 ,  西 和哉
公報種別:公開公報
出願番号(国際出願番号):特願2009-210446
公開番号(公開出願番号):特開2011-059489
出願日: 2009年09月11日
公開日(公表日): 2011年03月24日
要約:
【課題】不良デバイスの発生を抑制でき、デバイスの生産性の低下を抑制できる基板処理方法を提供する。【解決手段】保持部に搬送された基板に対して第1手順に対応した第1処理を実行する基板処理方法は、保持部に搬送された基板の歪みに関する情報を検出することと、歪みに関する情報に基づいて、基板に対して第1処理と異なる第2処理の要否を判断することと、を含む。【選択図】図1
請求項(抜粋):
保持部に搬送された基板に対して第1手順に対応した第1処理を実行する基板処理方法であって、 前記保持部に搬送された前記基板の歪みに関する情報を検出することと、 前記歪みに関する情報に基づいて、前記基板に対して前記第1処理と異なる第2処理の要否を判断することと、 を含む基板処理方法。
IPC (3件):
G03F 7/20 ,  H01L 21/683 ,  H01L 21/027
FI (4件):
G03F7/20 501 ,  H01L21/68 P ,  H01L21/30 503A ,  H01L21/30 516A
Fターム (46件):
2H097BA10 ,  2H097DB07 ,  2H097DB11 ,  2H097GB00 ,  2H097LA12 ,  5F031CA05 ,  5F031DA13 ,  5F031FA03 ,  5F031GA41 ,  5F031HA07 ,  5F031HA08 ,  5F031HA14 ,  5F031HA58 ,  5F031JA02 ,  5F031JA10 ,  5F031JA22 ,  5F031JA32 ,  5F031MA27 ,  5F031PA04 ,  5F031PA13 ,  5F031PA14 ,  5F031PA30 ,  5F046BA03 ,  5F046CC01 ,  5F046CC08 ,  5F046CC10 ,  5F046CC11 ,  5F046CD01 ,  5F046CD05 ,  5F046CD06 ,  5F046DA05 ,  5F046DB03 ,  5F046DB05 ,  5F046DC11 ,  5F146BA03 ,  5F146CC01 ,  5F146CC08 ,  5F146CC10 ,  5F146CC11 ,  5F146CD01 ,  5F146CD05 ,  5F146CD06 ,  5F146DA05 ,  5F146DB03 ,  5F146DB05 ,  5F146DC11
引用特許:
審査官引用 (12件)
全件表示

前のページに戻る