特許
J-GLOBAL ID:201103062331837694

半導体集積回路装置の製造方法

発明者:
出願人/特許権者:
代理人 (1件): 玉村 静世
公報種別:公開公報
出願番号(国際出願番号):特願2009-273240
公開番号(公開出願番号):特開2011-119330
出願日: 2009年12月01日
公開日(公表日): 2011年06月16日
要約:
【課題】信頼性の高い半導体集積回路装置の製造プロセスを提供する。【解決手段】銅ダマシン配線プロセスのバリアメタル膜のタンタル系積層膜に関し、スパッタリング成膜チャンバ内のシールド内面に、比較的薄い窒化タンタル膜およびタンタル膜が交互に成膜されるが、この連続成膜プロセスを断続的に繰り返すと、膜の内部応力により剥がれて、異物やパーティクルの原因となる。この異物やパーティクルの防止のため、繰り返し、成膜するに際して、所定の間隔を置いて、厚い膜厚を有する異物防止用タンタル膜をチャンバの実質的な内壁に成膜する工程を設ける。【選択図】図11
請求項(抜粋):
以下の工程を含む半導体集積回路装置の製造方法: (a)被処理ウエハをチャンバに導入する工程; (b)前記チャンバ内において、前記被処理ウエハに対して、第1の膜厚を有する窒化タンタル膜を、スパッタリングにより成膜する工程; (c)前記工程(b)の後、前記チャンバ内において、前記被処理ウエハに対して、第2の膜厚を有する第1のタンタル膜を、スパッタリングにより成膜する工程; (d)前記被処理ウエハを前記チャンバ外に排出する工程; (e)前記工程(a)から(d)を含む下位処理サイクルを、先行する下位処理サイクルに属する被処理ウエハと異なる複数の被処理ウエハに対して、順次、実行する工程; (f)前記工程(e)の後、前記チャンバ内において、前記チャンバの内壁に、前記第2の膜厚よりも十分に厚い第3の膜厚を有する第2のタンタル膜を、スパッタリングにより成膜する工程; (g)前記工程(a)から(f)を含む上位処理サイクルを繰り返す工程。
IPC (6件):
H01L 21/285 ,  C23C 14/34 ,  H01L 21/28 ,  H01L 21/320 ,  H01L 23/52 ,  H01L 21/768
FI (5件):
H01L21/285 S ,  C23C14/34 N ,  H01L21/28 301R ,  H01L21/88 R ,  H01L21/90 A
Fターム (57件):
4K029AA06 ,  4K029AA24 ,  4K029BA16 ,  4K029BA58 ,  4K029BB02 ,  4K029BD02 ,  4K029CA05 ,  4K029CA06 ,  4K029CA13 ,  4K029DC03 ,  4K029DC34 ,  4K029DC35 ,  4K029KA09 ,  4M104BB04 ,  4M104BB17 ,  4M104BB32 ,  4M104DD39 ,  4M104DD40 ,  4M104DD42 ,  4M104HH20 ,  5F033HH07 ,  5F033HH11 ,  5F033HH14 ,  5F033HH21 ,  5F033HH32 ,  5F033JJ01 ,  5F033JJ07 ,  5F033JJ11 ,  5F033JJ14 ,  5F033JJ21 ,  5F033JJ32 ,  5F033KK11 ,  5F033KK14 ,  5F033KK21 ,  5F033KK32 ,  5F033MM01 ,  5F033MM02 ,  5F033MM08 ,  5F033MM12 ,  5F033MM13 ,  5F033NN06 ,  5F033NN07 ,  5F033NN13 ,  5F033NN17 ,  5F033PP06 ,  5F033PP15 ,  5F033PP16 ,  5F033PP27 ,  5F033PP33 ,  5F033QQ09 ,  5F033QQ12 ,  5F033QQ37 ,  5F033QQ48 ,  5F033QQ98 ,  5F033SS11 ,  5F033WW02 ,  5F033XX00
引用特許:
審査官引用 (6件)
全件表示

前のページに戻る