特許
J-GLOBAL ID：201103068026124490
半導体記憶装置
発明者：
出願人/特許権者：
代理人 (1件)：
森本 義弘
公報種別：特許公報
出願番号（国際出願番号）：特願2000-163854
公開番号（公開出願番号）：特開2001-344969
特許番号：特許第3534681号
出願日： 2000年06月01日
公開日（公表日）： 2001年12月14日
請求項（抜粋）：
【請求項1】 半導体集積回路によりチップ化され、データに基づく信号により駆動される複数のビット線対と、アドレスに基づく信号により駆動される複数のワード線と、それらの交点に配置されたメモリセルとからなるメモリアレイに対し、前記データおよびアドレスに基づく信号を供給し、前記複数のビット線対および複数のワード線を駆動して、前記複数のビット線対を通じて前記メモリセルに前記データを書き込むよう構成した半導体記憶装置において、前記アドレスに基づく信号により前記ワード線を選択するためのセレクト信号および第1の電源に等しい電圧レベルを有する前記セレクト信号の逆相出力を生成する複数のレベルシフタと、前記レベルシフタからのセレクト信号に基づいて、そのセレクト信号に対応して選択された前記ワード線を駆動する複数のワードドライバとを有し、前記レベルシフタには、セレクト信号生成のためのアドレスが第1のアドレスとして入力され、前記ワードドライバは、前記第1の電源と前記ワード線との間に挿入されたPチャネルトランジスタと、前記ワード線とグランドとの間に挿入されたNチャネルトランジスタとを備え、前記Pチャネルトランジスタのゲートには、前記第1のアドレスとは別の第2のアドレスによって制御されるスイッチ手段を介して前記セレクト信号の逆相出力が入力され、前記Nチャネルトランジスタのゲートには、前記セレクト信号の逆相出力が入力されるよう構成したことを特徴とする半導体記憶装置。
IPC (1件)：
FI (1件)：
引用特許：
出願人引用 (8件)
全件表示
審査官引用 (6件)
全件表示
前のページに戻る
