独立して調整可能なパラメータを有するトランジスタを生産するための構造およびプロセス・インテグレーション

発明者： , , ,
出願人/特許権者： ,
代理人 (1件)：坂口博 (外1名)
公報種別：特許公報
出願番号（国際出願番号）：特願2000-210075
公開番号（公開出願番号）：特開2001-068672
特許番号：特許第3516442号
出願日： 2000年07月11日
公開日（公表日）： 2001年03月16日
請求項（抜粋）：

【請求項1】ゲート構造と、前記ゲート構造から間隔を開け、前記ゲート構造の対向する側面上に位置する、浅いトレンチ・アイソレーション領域と、前記ゲート構造と前記浅いトレンチ・アイソレーション領域の間に延びるソース/ドレイン拡張注入部と、前記ゲート構造の下に位置決めされる注入部とを含むMOSFETを製造する方法において、基板ウェハを覆う犠牲酸化物層と、前記犠牲酸化物層を覆うポリシリコン層と、前記ポリシリコン層を覆う窒化物層とを含む層状構造を形成するステップであって、前記層状構造が対向し隆起した浅いトレンチ・アイソレーション領域間に位置するステップと、前記窒化物層と前記ポリシリコン層にエッチングを施して、前記犠牲酸化物層まで延びる側壁を有する開口部を形成するステップと、前記開口部の前記側壁上にスペーサを形成するステップと、前記基板ウェハに注入を施して、前記MOSFET用のしきい電圧を設定し、前記注入部を形成するステップと、前記開口部から前記スペーサおよび前記犠牲酸化物層を剥離して、前記基板ウェハを露出するステップと、露出した前記基板ウェハ上にゲート誘電体層を形成するステップと、前記開口部の最下部部分にドープ・ゲート構造を充填するステップと、前記ドープ・ゲート構造に注入を施して、前記ゲート構造用の仕事関数を設定するステップと、注入した前記ゲート構造を高融点金属付着物で覆うとともに、前記浅いトレンチ・アイソレーション領域に形成された配線チャネル内を前記高融点金属付着物で充填するステップと、前記ゲート構造と前記浅いトレンチ・アイソレーション領域の間に前記ソース/ドレイン拡張注入部を形成するステップと、を順に行う方法。

IPC (8件)：

H01L 21/336 , H01L 21/265 , H01L 21/265 604 , H01L 21/28 301 , H01L 21/8242 , H01L 27/108 , H01L 29/43 , H01L 29/78

FI (10件)：

H01L 21/265 604 M , H01L 21/265 604 Z , H01L 21/28 301 A , H01L 29/78 301 P , H01L 21/265 P , H01L 21/265 F , H01L 27/10 671 Z , H01L 29/62 , H01L 29/78 301 H , H01L 29/78 301 Y

引用特許：

審査官引用 (13件)

半導体装置の製造方法
公報種別：公開公報出願番号：特願平5-331971 出願人：株式会社東芝
半導体装置の製造方法
公報種別：公開公報出願番号：特願平4-304870 出願人：三洋電機株式会社
特開平2-218165

全件表示

前のページに戻る