特許
J-GLOBAL ID：201103078999883020
半導体装置および電源装置
発明者：
出願人/特許権者：
代理人 (1件)：
筒井 大和
公報種別：公開公報
出願番号（国際出願番号）：特願2010-005956
公開番号（公開出願番号）：特開2011-147269
出願日： 2010年01月14日
公開日（公表日）： 2011年07月28日
要約：
【課題】フェーズ数の変更を容易に実現可能なマルチフェーズ方式の電源装置を実現する。【解決手段】例えば、フェーズ数に応じた複数の駆動ユニットPOL[1]〜POL[4]が設けられ、各POL[n]は、パルス信号となるフェーズ入力信号PHI[n]を受け、それをクロック信号CLKの所定サイクル分遅延させたフェーズ出力信号PHO[n]を生成する。各POL[n]のPHI[n],PHO[n]はリング状に接続され、各POL[n]は、PHI[n]又はPHO[n]を起点としてスイッチング動作を行う。この際に、各POL[n]は、それぞれ等しい電流によって各POL[n]に共通接続された容量Cctを充放電し、この充放電速度に基づいてCLKの周波数が定められる。つまり、フェーズ数がn倍になればCLKの周波数が自動的にn倍に制御される。【選択図】図1
請求項（抜粋）：
DC/DCコンバータのハイサイドトランジスタおよびロウサイドトランジスタをそれぞれ構成する第1トランジスタおよび第2トランジスタと、
第1ノードと、
前記第1ノードを充放電し、充電速度または放電速度を定める定電流源、ならびに充電と放電を切り替える切り替えスイッチを含んだ充放電回路と、
前記第1ノードの電圧レベルを判定することで第1クロック信号を生成するクロック信号生成回路と、
共通クロック信号を伝送する第2ノードと、
オンに駆動された際に、前記クロック信号生成回路と前記第2ノードを接続し、前記第1クロック信号を前記共通クロック信号として伝送する第1スイッチと、
パルス入力信号が入力される第3ノードと、
パルス出力信号を出力する第4ノードと、
前記パルス入力信号を前記共通クロック信号の所定サイクル分遅延させた遅延パルス信号を生成し、前記遅延パルス信号を前記パルス出力信号として伝送するパルス信号生成回路と、
前記パルス入力信号または前記パルス出力信号を起点として前記第1および第2トランジスタをPWM信号によってスイッチング制御するPWM制御回路とを有することを特徴とする半導体装置。
IPC (1件)：
FI (2件)：
H02M3/155 W
, H02M3/155 P
5H730AA14
, 5H730AS05
, 5H730BB13
, 5H730BB57
, 5H730BB82
, 5H730BB88
, 5H730DD04
, 5H730EE13
, 5H730EE60
, 5H730FD41
, 5H730FF01
, 5H730FG05
, 5H730FG16
