特許
J-GLOBAL ID：201103080136876225

タイミング発生器

発明者：
渡辺 直良

渡辺 直良 について


出願人/特許権者：
株式会社アドバンテスト

株式会社アドバンテスト について


代理人 (2件)： 龍華国際特許業務法人 ,  稲垣 稔
公報種別：特許公報
出願番号（国際出願番号）：特願平11-308109
公開番号（公開出願番号）：特開2001-124835
特許番号：特許第4510188号
出願日： 1999年10月29日
公開日（公表日）： 2001年05月11日
請求項（抜粋）：
【請求項1】 周期発生部と、この周期発生部から送り込まれる制御信号に従って動作し、被試験LSIに与える試験パターン信号の立上り、立下りのタイミング、論理比較のタイミング等を発生する複数の遅延発生部とを具備して構成されるタイミング発生器において、 上記タイミング発生器をCMOS構造のLSIで構成する場合に、上記複数の遅延発生部を位相を異ならせた基準クロックによって駆動する構成とし、 上記遅延発生部は2以上のN個とされ、これらN個の遅延発生部のそれぞれにN相に多相化された基準クロックを印加し、N個の遅延発生部をN相の基準クロックによって駆動する構成とし、 上記遅延発生部は、上記基準クロックの周期の整数倍の遅延時間を発生する整数遅延発生部と、上記クロックの周期より短い遅延時間を発生する端数遅延発生部とによって構成され、上記多相化された基準クロック相互の位相差によって発生するタイミング出力信号の位相差を、上記端数遅延部に設定する遅延時間によって相殺し、上記各遅延発生部から出力されるタイミング出力信号の位相を合致させる遅延設定手段を設けた構成としたことを特徴とするタイミング発生器。
IPC (5件)：
G01R 31/3183 ( 200 6.01) ,  G01R 31/28 ( 200 6.01) ,  G06F 1/04 ( 200 6.01) ,  G06F 1/10 ( 200 6.01) ,  H03K 5/135 ( 200 6.01)
FI (5件)：
G01R 31/28 Q ,  G01R 31/28 M ,  G06F 1/04 301 F ,  G06F 1/04 330 A ,  H03K 5/135
引用特許：
審査官引用 (7件)
全件表示

前のページに戻る

TOP

BOTTOM