モノリシック・メモリデバイス

発明者： ,
出願人/特許権者：
代理人 (1件)：坂口博 (外1名)
公報種別：特許公報
出願番号（国際出願番号）：特願平11-291157
公開番号（公開出願番号）：特開2000-138354
特許番号：特許第3408212号
出願日： 1999年10月13日
公開日（公表日）： 2000年05月16日
請求項（抜粋）：

【請求項1】基板内に形成されたモノリシック・メモリデバイスにおいて、(あ)前記基板上にゲート誘電体を介して設けられたゲートと、(い)該ゲートに隣接して設けられたビットライン・コンタクトと、(う)該ゲートの下側に設けられたトレンチ・キャパシタと、(え)該トレンチ・キャパシタの上部に設けられた内部トレンチ電極と、該内部トレンチ電極を囲み、上端が前記基板の表面から所定の深さだけ離れた分離カラーと、(お)前記ビットライン・コンタクトに接続し、該ビットライン・コンタクトの下側から前記ゲートの下側を通り前記内部トレンチ電極の上面に接続する位置に至るまで前記基板に設けられた一導電型の領域と、(か)オン状態の間、前記一導電型の領域に多数キャリアを蓄積する電位を前記ゲートに印加して前記ビットライン・コンタクトの下側から前記内部トレンチ電極に到達する前記多数キャリアによる電気接続を設立し、オフ状態の間、前記多数キャリアを空乏化した空乏領域を前記分離カラーの上端よりも深い位置に達するまで前記一導電型領域に生じる電位を前記ゲートに印加して前記ビットライン・コンタクトと前記内部トレンチ電極との間の電気接続を切断する手段とを備えるモノリシック・メモリデバイス。

IPC (2件)：

H01L 21/8242 , H01L 27/108

FI (1件)：

H01L 27/10 625 A

引用特許：

出願人引用 (7件)

半導体記憶装置及びその製造方法
公報種別：公開公報出願番号：特願平5-304182 出願人：株式会社東芝
半導体装置およびその製造方法
公報種別：公開公報出願番号：特願平8-245363 出願人：株式会社東芝
半導体装置
公報種別：公開公報出願番号：特願平10-223311 出願人：株式会社東芝

全件表示

審査官引用 (5件)

半導体記憶装置及びその製造方法
公報種別：公開公報出願番号：特願平5-304182 出願人：株式会社東芝
半導体装置およびその製造方法
公報種別：公開公報出願番号：特願平8-245363 出願人：株式会社東芝
半導体装置
公報種別：公開公報出願番号：特願平10-223311 出願人：株式会社東芝

全件表示

前のページに戻る