特許
J-GLOBAL ID：201103088638044526
半導体パッケージ及びその製造方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
水野 博文
公報種別：特許公報
出願番号（国際出願番号）：特願2000-155901
公開番号（公開出願番号）：特開2001-339002
特許番号：特許第3292723号
出願日： 2000年05月26日
公開日（公表日）： 2001年12月07日
請求項（抜粋）：
【請求項1】両面銅張基板(1)の両面間に多数個の半導体パッケージ(2)の配線パターンを行列状に形成し、隣接する一単位の半導体パッケージ(2)の配線パターン間で共有する位置の一方側の銅張層(10)に長孔状の開口部(30)を形成すると共に、該開口部(30)から露出した基板材(11)を、他方側の銅張層(10)にダメージを与えない程度のレーザ光の照射によって、開口部(30)の長手方向の両端側に接する2個の開孔(31a、31b)を形成した後に、該2個の開孔(31a、31b)の間にさらに開孔(31c)を形成して長孔状に開口した非貫通型のビアホール(3)を形成し、該ビアホール(3)の内面と両面の銅張層(10)とを導通処理した後に、基板(1)上の配線パターンの所定位置に半導体チップ(20)を取付けて配線し、該基板(1)の半導体チップ(20)取付側の全体を樹脂封止した後に上記ビアホール(3)を半裁する線上で切り分けて製造されたことを特徴とした半導体パッケージ。
IPC (6件)：
H01L 23/12
, B23K 26/00
, B23K 26/00 330
, H01L 21/56
, H01L 23/28
, B23K 101:42
B23K 26/00 H
, B23K 26/00 330
, H01L 21/56 T
, H01L 23/28 Z
, B23K 101:42
, H01L 23/12 L
