特許
J-GLOBAL ID：201203038771280135

半導体装置及び半導体装置の製造方法

発明者：
難波 弘晃

難波 弘晃 について


出願人/特許権者：
ルネサスエレクトロニクス株式会社

ルネサスエレクトロニクス株式会社 について


代理人 (3件)： 速水 進治 ,  野本 可奈 ,  天城 聡
公報種別：公開公報
出願番号（国際出願番号）：特願2010-141336
公開番号（公開出願番号）：特開2012-009481
出願日： 2010年06月22日
公開日（公表日）： 2012年01月12日
要約：
【課題】半導体基板への高周波信号の減衰を十分に抑制し、半導体装置の特性を十分に安定させる。【解決手段】半導体装置100は、第1導電型領域(例えばN型ウェル領域2)と、第1導電型領域の下面を覆うように配置された第1の第2導電型領域(例えばP型の半導体基板1)と、を有している。半導体装置100は、更に、第1導電型領域の側面を取り囲むように配置され、且つ、第1の第2導電型領域と接している第2の第2導電型領域(例えばP型ウェル領域3)を有している。半導体装置100は、更に、第2の第2導電型領域に電気的に接続されているとともに固定電位端子にも電気的に接続されているガードリング4と、第1導電型領域の上面を覆うように配置された絶縁膜5と、絶縁膜5上に配置されたアナログ素子(例えば抵抗素子6)と、を有する。【選択図】図2
請求項（抜粋）：
第1導電型領域と、 前記第1導電型領域の下面を覆うように配置された第1の第2導電型領域と、 前記第1導電型領域の側面を取り囲むように配置され、且つ、前記第1の第2導電型領域と接している第2の第2導電型領域と、 前記第2の第2導電型領域に電気的に接続されているとともに固定電位端子にも電気的に接続されているガードリングと、 前記第1導電型領域の上面を覆うように配置された絶縁膜と、 前記絶縁膜上に配置されたアナログ素子と、 を有することを特徴とする半導体装置。
IPC (2件)：
H01L 27/04 ,  H01L 21/822
FI (3件)：
H01L27/04 P ,  H01L27/04 H ,  H01L27/04 A
Fターム (11件)：
5F038AR09 ,  5F038AR16 ,  5F038AR22 ,  5F038AR27 ,  5F038BH09 ,  5F038BH18 ,  5F038CA02 ,  5F038CA18 ,  5F038EZ13 ,  5F038EZ15 ,  5F038EZ20
引用特許：
審査官引用 (10件)
  • 半導体装置
    公報種別：公開公報   出願番号：特願2008-149440   出願人：ローム株式会社
  • 半導体装置
    公報種別：公開公報   出願番号：特願2007-231766   出願人：三洋電機株式会社, 三洋半導体株式会社
  • 半導体装置
    公報種別：公開公報   出願番号：特願平10-326562   出願人：松下電子工業株式会社
全件表示

前のページに戻る

TOP

BOTTOM