特許
J-GLOBAL ID：201203070177729611

パルス出力回路、シフトレジスタ及び表示装置

発明者：
天野 聖子

天野 聖子 について

, 
三宅 博之

三宅 博之 について


出願人/特許権者：
株式会社半導体エネルギー研究所

株式会社半導体エネルギー研究所 について


公報種別：公開公報
出願番号（国際出願番号）：特願2011-110323
公開番号（公開出願番号）：特開2012-009125
出願日： 2011年05月17日
公開日（公表日）： 2012年01月12日
要約：
【課題】表示装置における画面のちらつきを低減し、データ書き込み時間の短縮及び消費電力の低減を保証する駆動回路、及び表示装置を提供することを課題の一つとする。【解決手段】シフトレジスタに設けられたパルス出力回路において、次段のパルス出力回路に接続される出力部においてはトランジスタに接続される電源線を低電位駆動電圧とし、走査信号線に接続される出力部においてはトランジスタに接続される電源線を可変電位駆動電圧とする。可変電位駆動電圧は、通常モードで低電位駆動電圧とし、一斉モードでは高電位駆動電圧又は低電位駆動電圧を取り得る。一斉モードでは、複数の各走査信号線に対し同一タイミングで一括して表示用走査信号を出力することができる。【選択図】図1
請求項（抜粋）：
第1の電極が第1の入力端子に電気的に接続され、第2の電極が第1の出力端子に電気的に接続され、ゲート電極が第1のノードに電気的に接続される第1のトランジスタと、 第1の電極が前記第1の出力端子に電気的に接続され、第2の電極が第1の電源線に電気的に接続され、ゲート電極が第2のノードに電気的に接続される第2のトランジスタと、 第1の電極が前記第1の入力端子に電気的に接続され、第2の電極が第2の出力端子に電気的に接続され、ゲート電極が前記第1のノードに電気的に接続される第3のトランジスタと、 第1の電極が前記第2の出力端子に電気的に接続され、第2の電極が第2の電源線に電気的に接続され、ゲート電極が前記第2のノードに電気的に接続される第4のトランジスタと、 前記第1のノードと前記第2のノードに与える電位のレベルを制御する制御部と、 を有し、 前記第2の電源線には、高電位駆動電圧または低電位駆動電圧が切り替えられて供給されることを特徴とするパルス出力回路。
IPC (5件)：
G11C 19/28 ,  G11C 19/00 ,  G09G 3/20 ,  G09G 3/36 ,  H03K 3/356
FI (9件)：
G11C19/28 D ,  G11C19/00 J ,  G09G3/20 611A ,  G09G3/20 622E ,  G09G3/20 622B ,  G09G3/36 ,  G09G3/20 623H ,  G11C19/00 K ,  H03K3/356 Z
Fターム (16件)：
5C006AA14 ,  5C006AF31 ,  5C006BF03 ,  5C006FA47 ,  5C080AA10 ,  5C080BB05 ,  5C080DD26 ,  5C080EE28 ,  5C080JJ02 ,  5C080JJ03 ,  5C080JJ04 ,  5C080JJ06 ,  5J034AB03 ,  5J034AB04 ,  5J034CB02 ,  5J034DB02
引用特許：
審査官引用 (7件)
全件表示

前のページに戻る

TOP

BOTTOM