特許
J-GLOBAL ID：201203073778891474

垂直的に集積された不揮発性記憶セルサブストリングを含む不揮発性記憶装置の形成方法、及び形成された不揮発性記憶装置

発明者：
沈 善一

沈 善一 について

, 
李 昌▲ひゅん▼

李 昌▲ひゅん▼ について

, 
許 星会

許 星会 について

, 
張 在▲ふん▼

張 在▲ふん▼ について

, 
金 ▲はん▼洙

金 ▲はん▼洙 について

, 
金 基玄

金 基玄 について


出願人/特許権者：
三星電子株式会社

三星電子株式会社 について


代理人 (1件)： 服部 雅紀
公報種別：公開公報
出願番号（国際出願番号）：特願2011-145588
公開番号（公開出願番号）：特開2012-015517
出願日： 2011年06月30日
公開日（公表日）： 2012年01月19日
要約：
【課題】 セルの電気的特性の均一性を向上させ得る3次元不揮発性記憶装置及びその形成方法を提供する。【解決手段】 本発明の不揮発性記憶装置の形成方法は不揮発性記憶セルが高集積化された垂直的積層を形成するための段階を含む。不揮発性記憶セルでは、直列に電気的に連結される複数の垂直サブストリングを使用して記憶セルが半導体基板上に垂直に積層される。このとき、記憶セルの垂直方向の積層は劣等に作用するメモリセルストリングが発生しないように、製造工程において補正するためにダミー記憶セルを利用する。【選択図】 図2
請求項（抜粋）：
基板の上に、垂直的に交互に配列される複数の第1層間誘電膜及び複数の第1犠牲膜又は第1ワードライン膜を含む第1積層膜を形成する段階と、 前記第1積層膜内に第1開口部を定義するために前記第1積層膜を貫通して選択的にエッチングする段階と、 前記第1開口部内に複数の第1不揮発性記憶セルの第1活性領域及び少なくとも1つのダミー記憶セルを形成する段階と、 前記第1積層膜の上に、垂直的に交互に配列される複数の第2層間誘電膜及び複数の第2犠牲膜又は第2ワードライン膜を含む第2積層膜を形成する段階と、 前記第2積層膜内に前記第1開口部に整列される第2開口部を定義するために前記第2積層膜を貫通して選択的にエッチングする段階と、 前記第2開口部内に複数の第2不揮発性記憶セルの第2活性領域を形成する段階を含む不揮発性記憶装置の形成方法。
IPC (5件)：
H01L 27/115 ,  H01L 21/824 ,  H01L 27/10 ,  H01L 29/788 ,  H01L 29/792
FI (4件)：
H01L27/10 434 ,  H01L27/10 481 ,  H01L27/10 461 ,  H01L29/78 371
Fターム (54件)：
5F083EP17 ,  5F083EP18 ,  5F083EP22 ,  5F083EP33 ,  5F083EP34 ,  5F083EP48 ,  5F083EP49 ,  5F083EP76 ,  5F083ER22 ,  5F083GA01 ,  5F083GA10 ,  5F083GA11 ,  5F083GA15 ,  5F083GA27 ,  5F083JA02 ,  5F083JA03 ,  5F083JA19 ,  5F083JA35 ,  5F083JA39 ,  5F083JA40 ,  5F083JA53 ,  5F083KA01 ,  5F083KA13 ,  5F083LA02 ,  5F083LA04 ,  5F083LA05 ,  5F083LA10 ,  5F083LA12 ,  5F083LA16 ,  5F083LA20 ,  5F083PR05 ,  5F083PR06 ,  5F083PR25 ,  5F083PR38 ,  5F083ZA10 ,  5F083ZA13 ,  5F083ZA14 ,  5F083ZA23 ,  5F083ZA28 ,  5F101BA45 ,  5F101BA47 ,  5F101BB02 ,  5F101BB08 ,  5F101BD16 ,  5F101BD22 ,  5F101BD30 ,  5F101BD34 ,  5F101BE02 ,  5F101BE05 ,  5F101BE07 ,  5F101BF02 ,  5F101BG07 ,  5F101BH11 ,  5F101BH15
引用特許：
出願人引用 (6件)
全件表示
審査官引用 (6件)
全件表示

前のページに戻る

TOP

BOTTOM