特許
J-GLOBAL ID：201003069432112485
不揮発性半導体記憶装置及びその製造方法
発明者：
,
,
,
,
,
,
,
出願人/特許権者：
代理人 (1件)：
日向寺 雅彦
公報種別：公開公報
出願番号（国際出願番号）：特願2008-284375
公開番号（公開出願番号）：特開2010-114204
出願日： 2008年11月05日
公開日（公表日）： 2010年05月20日
要約：
【課題】半導体ピラーの抵抗の増加を抑制し、積層数を増やすことができる積層型の不揮発性半導体記憶装置及びその製造方法を提供する。【解決手段】不揮発性半導体記憶装置1において、シリコン基板11上に積層体ML1が設けられており、その上に積層体ML2が設けられている。積層体ML1においては、それぞれ複数の絶縁膜15及び電極膜16が交互に積層され、Z方向に延びる貫通ホール36の部分36aが形成されている。また、積層体ML2においては、それぞれ複数の絶縁膜17及び電極膜18が交互に積層され、貫通ホール36の部分36bが形成されている。貫通ホール36の内面上にはメモリ膜40が形成されおり、貫通ホール38の内部にはシリコンピラー42が埋設されている。そして、部分36bの中心軸は部分36aの中心軸からずれており、部分36bの下端は部分36aの上端よりも下方に位置している。【選択図】図1
請求項（抜粋）：
それぞれ複数の絶縁膜及び電極膜が交互に積層された第1の積層体と、
前記第1の積層体上に設けられ、それぞれ複数の絶縁膜及び電極膜が交互に積層された第2の積層体と、
前記第1及び第2の積層体の積層方向に延び、前記第1及び第2の積層体を貫通する貫通ホールと、
前記貫通ホールの内面上に形成された絶縁層と、
前記貫通ホールの内部に埋設された半導体ピラーと、
を備え、
前記貫通ホールにおける前記第2の積層体内に形成された第2の部分の中心軸は、前記貫通ホールにおける前記第1の積層体内に形成された第1の部分の中心軸から前記積層方向に対して交差する方向にずれており、前記第2の部分の下端は前記第1の部分の上端よりも下方に位置していることを特徴とする不揮発性半導体記憶装置。
IPC (5件)：
H01L 21/824
, H01L 27/115
, H01L 27/10
, H01L 29/788
, H01L 29/792
H01L27/10 434
, H01L27/10 431
, H01L29/78 371
5F083CR14
, 5F083EP18
, 5F083EP22
, 5F083EP76
, 5F083GA10
, 5F083JA33
, 5F083JA37
, 5F083JA39
, 5F083KA01
, 5F083KA05
, 5F083KA11
, 5F083NA01
, 5F101BA45
, 5F101BB02
, 5F101BD30
, 5F101BD34
, 5F101BD35
出願人引用 (9件)
全件表示
審査官引用 (8件)
全件表示
前のページに戻る
