半導体装置

発明者： , ,
出願人/特許権者：
代理人 (2件)：吉竹英俊 , 有田貴弘
公報種別：公開公報
出願番号（国際出願番号）：特願2011-179383
公開番号（公開出願番号）：特開2012-028790
出願日： 2011年08月19日
公開日（公表日）： 2012年02月09日
要約：

【課題】定電圧ロジック回路部のMOSトランジスタのソース・ドレイン領域が構成するpn接合容量の増大に伴う動作速度の低下および消費電力の増大を回避する不揮発性半導体装記憶置を提供する。【解決手段】不揮発性半導体記憶装置は、SOI基板1上に、メモリセルアレイ部に属する第1のMOSトランジスタと、第1のMOSトランジスタに隣接し、定電圧ロジック回路部に属する第2のMOSトランジスタとを備える。第1のMOSトランジスタのシリコン層4は、第2のMOSトランジスタのシリコン層4より厚い。【選択図】図14

請求項（抜粋）：

半導体基板、絶縁層、及び半導体層がこの順に積層された構造を有するSOI基板と、前記半導体層の主面内に形成された、前記絶縁層との間に前記半導体層を有する第1の分離絶縁膜と、前記半導体層内において、形成された第1のMOSトランジスタと、前記半導体層内において前記第1のMOSトランジスタに隣接して形成された第2のMOSトランジスタとを備え、前記第1のMOSトランジスタの前記半導体層は前記第2のMOSトランジスタの前記半導体層より厚い半導体装置。

IPC (11件)：

H01L 27/115 , H01L 21/824 , H01L 21/823 , H01L 27/088 , H01L 27/08 , H01L 29/786 , H01L 29/788 , H01L 29/792 , H01L 27/10 , H01L 21/76 , H01L 21/762

FI (15件)：

H01L27/10 434 , H01L27/08 102H , H01L27/08 331E , H01L27/08 331A , H01L27/08 102B , H01L29/78 613Z , H01L29/78 621 , H01L29/78 613B , H01L29/78 626B , H01L29/78 371 , H01L27/10 481 , H01L27/10 461 , H01L27/10 491 , H01L21/76 L , H01L21/76 D

Fターム (111件)：

5F032AA01 , 5F032AA09 , 5F032AA35 , 5F032AA44 , 5F032AA46 , 5F032AA67 , 5F032BA01 , 5F032BA06 , 5F032CA17 , 5F032CA24 , 5F032CA25 , 5F032DA22 , 5F032DA33 , 5F032DA43 , 5F032DA53 , 5F048AA03 , 5F048AA04 , 5F048AA05 , 5F048AB01 , 5F048AB03 , 5F048AC01 , 5F048BA12 , 5F048BA16 , 5F048BA19 , 5F048BB16 , 5F048BC03 , 5F048BC19 , 5F048BE09 , 5F048BF18 , 5F048BG05 , 5F048BG06 , 5F048BG12 , 5F048BG13 , 5F048CC13 , 5F083EP02 , 5F083EP23 , 5F083EP63 , 5F083EP68 , 5F083EP77 , 5F083ER02 , 5F083ER21 , 5F083GA02 , 5F083GA03 , 5F083GA05 , 5F083GA11 , 5F083GA27 , 5F083HA02 , 5F083KA01 , 5F083KA11 , 5F083LA02 , 5F083LA16 , 5F083LA20 , 5F083NA01 , 5F083PR10 , 5F083PR12 , 5F083PR36 , 5F083PR42 , 5F083PR45 , 5F083PR52 , 5F083PR55 , 5F083ZA05 , 5F083ZA06 , 5F083ZA08 , 5F083ZA12 , 5F083ZA13 , 5F083ZA15 , 5F101BA01 , 5F101BB05 , 5F101BC11 , 5F101BD07 , 5F101BD27 , 5F101BD30 , 5F101BD32 , 5F101BD33 , 5F101BD35 , 5F101BE05 , 5F101BE07 , 5F101BF07 , 5F101BH03 , 5F101BH09 , 5F101BH21 , 5F110AA04 , 5F110AA15 , 5F110AA16 , 5F110BB03 , 5F110BB08 , 5F110CC02 , 5F110DD05 , 5F110DD13 , 5F110EE05 , 5F110EE09 , 5F110EE14 , 5F110EE31 , 5F110FF02 , 5F110GG02 , 5F110GG12 , 5F110GG24 , 5F110GG25 , 5F110GG26 , 5F110GG28 , 5F110GG32 , 5F110GG60 , 5F110HJ01 , 5F110HJ04 , 5F110HJ13 , 5F110HM15 , 5F110NN62 , 5F110NN65 , 5F110NN78 , 5F110QQ11 , 5F110QQ19

引用特許：

審査官引用 (8件)

半導体装置およびその製造方法
公報種別：公開公報出願番号：特願平8-088755 出願人：株式会社東芝
半導体装置およびその製造方法
公報種別：公開公報出願番号：特願平9-123941 出願人：三菱電機株式会社
半導体装置及びその製造方法
公報種別：公開公報出願番号：特願平5-032442 出願人：キヤノン株式会社

全件表示

前のページに戻る