特許
J-GLOBAL ID:201203096817094501
半導体装置の作製方法
発明者:
出願人/特許権者:
公報種別:公開公報
出願番号(国際出願番号):特願2011-105570
公開番号(公開出願番号):特開2011-258939
出願日: 2011年05月10日
公開日(公表日): 2011年12月22日
要約:
【課題】酸化物半導体を用いた半導体装置に安定した電気的特性を付与し、高信頼性化することを目的の一とする。【解決手段】ゲート電極を形成し、ゲート電極上に第1の絶縁膜を形成し、第1の絶縁膜にハロゲンドープ処理を行って、第1の絶縁膜にハロゲン原子を供給し、第1の絶縁膜上に、ゲート電極と重畳して酸化物半導体膜を形成し、酸化物半導体膜に熱処理を行って、酸化物半導体膜中の水素原子を除去し、水素原子が除去された酸化物半導体膜に酸素ドープ処理を行って、酸化物半導体膜中に酸素原子を供給し、酸素原子が供給された酸化物半導体膜に熱処理を行い、酸化物半導体膜上に接して、ソース電極およびドレイン電極を形成し、第2の絶縁膜を形成する半導体装置の作製方法である。【選択図】図2
請求項(抜粋):
ゲート電極を形成し、
前記ゲート電極上に第1の絶縁膜を形成し、
前記第1の絶縁膜にハロゲンドープ処理を行って、前記第1の絶縁膜にハロゲン原子を供給し、
前記第1の絶縁膜上に、前記ゲート電極と重畳して酸化物半導体膜を形成し、
前記酸化物半導体膜に熱処理を行って、前記酸化物半導体膜中の水素原子を除去し、
前記水素原子が除去された酸化物半導体膜に酸素ドープ処理を行って、前記酸化物半導体膜中に酸素原子を供給し、
前記酸素原子が供給された前記酸化物半導体膜に熱処理を行い、
前記酸化物半導体膜上に接して、ソース電極およびドレイン電極を形成し、
前記酸化物半導体膜上に接して、第2の絶縁膜を形成する半導体装置の作製方法。
IPC (10件):
H01L 21/336
, H01L 29/786
, H01L 27/108
, H01L 21/824
, H01L 27/115
, H01L 29/788
, H01L 29/792
, H01L 21/265
, G02F 1/136
, H01L 51/50
FI (12件):
H01L29/78 617S
, H01L29/78 618B
, H01L29/78 618F
, H01L29/78 619A
, H01L29/78 627F
, H01L29/78 617T
, H01L27/10 321
, H01L27/10 434
, H01L29/78 371
, H01L21/265 F
, G02F1/1368
, H05B33/14 A
Fターム (121件):
2H092JA26
, 2H092JA34
, 2H092JA37
, 2H092JA41
, 2H092KA08
, 2H092KA10
, 2H092KA12
, 2H092KA18
, 2H092MA05
, 2H092MA07
, 2H092MA13
, 2H092NA21
, 3K107AA01
, 3K107BB01
, 3K107CC21
, 3K107EE04
, 3K107HH05
, 5F083AD02
, 5F083AD69
, 5F083EP22
, 5F083GA01
, 5F083GA21
, 5F083GA25
, 5F083GA27
, 5F083HA02
, 5F083HA06
, 5F083JA02
, 5F083JA05
, 5F083JA06
, 5F083JA12
, 5F083JA19
, 5F083JA35
, 5F083JA36
, 5F083JA37
, 5F083JA39
, 5F083JA42
, 5F083JA44
, 5F083LA02
, 5F083LA21
, 5F083MA06
, 5F083MA19
, 5F083PR22
, 5F083PR33
, 5F083PR34
, 5F101BA17
, 5F101BD02
, 5F101BD30
, 5F101BD33
, 5F101BD39
, 5F101BF01
, 5F101BF03
, 5F101BH16
, 5F110AA14
, 5F110BB01
, 5F110BB05
, 5F110BB10
, 5F110CC01
, 5F110CC03
, 5F110CC05
, 5F110CC07
, 5F110DD01
, 5F110DD02
, 5F110DD03
, 5F110DD04
, 5F110DD05
, 5F110DD13
, 5F110DD14
, 5F110DD15
, 5F110DD17
, 5F110EE02
, 5F110EE03
, 5F110EE04
, 5F110EE06
, 5F110EE14
, 5F110EE25
, 5F110EE30
, 5F110EE44
, 5F110EE45
, 5F110FF01
, 5F110FF02
, 5F110FF03
, 5F110FF04
, 5F110FF05
, 5F110FF07
, 5F110FF09
, 5F110FF28
, 5F110FF30
, 5F110FF36
, 5F110GG01
, 5F110GG25
, 5F110GG28
, 5F110GG33
, 5F110GG43
, 5F110GG58
, 5F110HK01
, 5F110HK02
, 5F110HK03
, 5F110HK04
, 5F110HK07
, 5F110HK21
, 5F110HK22
, 5F110HM17
, 5F110NN02
, 5F110NN03
, 5F110NN22
, 5F110NN23
, 5F110NN24
, 5F110NN28
, 5F110NN71
, 5F110NN72
, 5F110NN74
, 5F110NN77
, 5F110NN78
, 5F110PP01
, 5F110PP02
, 5F110PP10
, 5F110PP13
, 5F110PP29
, 5F110PP35
, 5F110QQ01
, 5F110QQ02
引用特許:
審査官引用 (8件)
-
半導体装置及び半導体装置の作製方法
公報種別:公開公報
出願番号:特願2009-195539
出願人:株式会社半導体エネルギー研究所
-
成膜方法
公報種別:公開公報
出願番号:特願平9-112443
出願人:富士通株式会社
-
特開昭63-237456
全件表示
前のページに戻る