半導体装置の作製方法

発明者： , ,
出願人/特許権者：
公報種別：公開公報
出願番号（国際出願番号）：特願2009-182980
公開番号（公開出願番号）：特開2010-062549
出願日： 2009年08月06日
公開日（公表日）： 2010年03月18日
要約：

【課題】電気特性に優れ、信頼性の高い薄膜トランジスタを有する半導体装置を少ない工程で作製する方法を提供することを課題とする。【解決手段】In、Ga、及びZnを含む酸化物半導体膜上にチャネル保護層を形成した後、n型の導電型を有する膜と、導電膜を成膜し、導電膜上にレジストマスクを形成する。このレジストマスクと共に、チャネル保護層及びゲート絶縁膜をエッチングストッパーとして利用して、導電膜と、n型の導電型を有する膜と、In、Ga、及びZnを含む酸化物半導体膜をエッチングして、ソース電極層及びドレイン電極層と、バッファ層と、半導体層を形成する。【選択図】図1

請求項（抜粋）：

基板上にゲート電極層を形成し、前記ゲート電極層上にゲート絶縁膜を形成し、前記ゲート絶縁膜上にインジウム、ガリウム、及び亜鉛を含む酸化物半導体膜を形成し、前記酸化物半導体膜上のチャネル形成領域と重なる領域にチャネル保護層を形成し、前記酸化物半導体膜上にn型の導電型を有する膜を形成し、前記n型の導電型を有する膜上に導電膜を形成し、前記導電膜上にレジストマスクを形成し、前記レジストマスクを用いて前記導電膜と、前記n型の導電型を有する膜と、前記半導体膜をエッチングして、ソース電極層及びドレイン電極層と、バッファ層と半導体層を形成することを特徴とする半導体装置の作製方法。

IPC (6件)：

H01L 21/336 , H01L 29/786 , H01L 21/28 , H01L 29/417 , G02F 1/136 , H01L 51/50

FI (6件)：

H01L29/78 627C , H01L29/78 618B , H01L21/28 301B , H01L29/50 M , G02F1/1368 , H05B33/14 A

Fターム (121件)：

2H092GA59 , 2H092HA03 , 2H092HA05 , 2H092JA26 , 2H092JA33 , 2H092JA35 , 2H092JA39 , 2H092JA49 , 2H092JB13 , 2H092JB57 , 2H092JB69 , 2H092KA05 , 2H092KA08 , 2H092KA12 , 2H092KA18 , 2H092KA24 , 2H092MA05 , 2H092MA08 , 2H092MA13 , 2H092MA17 , 2H092NA22 , 2H092NA27 , 2H092NA29 , 2H092QA07 , 2H092QA09 , 2H092QA13 , 2H092QA14 , 3K107AA01 , 3K107BB01 , 3K107CC21 , 3K107CC31 , 3K107CC45 , 3K107EE04 , 3K107HH05 , 4M104AA03 , 4M104AA09 , 4M104BB02 , 4M104BB04 , 4M104BB13 , 4M104BB14 , 4M104BB16 , 4M104BB17 , 4M104BB36 , 4M104BB40 , 4M104CC01 , 4M104DD21 , 4M104DD34 , 4M104DD37 , 4M104DD43 , 4M104DD51 , 4M104DD52 , 4M104DD53 , 4M104FF17 , 4M104GG09 , 4M104GG10 , 4M104GG14 , 4M104HH15 , 5F110AA02 , 5F110AA05 , 5F110AA08 , 5F110AA16 , 5F110BB02 , 5F110CC07 , 5F110DD01 , 5F110DD02 , 5F110DD06 , 5F110DD13 , 5F110DD14 , 5F110DD15 , 5F110DD17 , 5F110DD24 , 5F110EE02 , 5F110EE03 , 5F110EE04 , 5F110EE14 , 5F110EE23 , 5F110EE28 , 5F110EE42 , 5F110EE44 , 5F110EE45 , 5F110EE48 , 5F110FF01 , 5F110FF02 , 5F110FF03 , 5F110FF04 , 5F110FF09 , 5F110FF10 , 5F110FF28 , 5F110FF29 , 5F110GG01 , 5F110GG24 , 5F110GG42 , 5F110GG43 , 5F110GG58 , 5F110HK01 , 5F110HK03 , 5F110HK04 , 5F110HK22 , 5F110HK25 , 5F110HK42 , 5F110HL01 , 5F110HL07 , 5F110HL09 , 5F110NN02 , 5F110NN03 , 5F110NN12 , 5F110NN13 , 5F110NN16 , 5F110NN22 , 5F110NN23 , 5F110NN24 , 5F110NN27 , 5F110NN33 , 5F110NN34 , 5F110NN35 , 5F110NN40 , 5F110NN71 , 5F110NN72 , 5F110QQ06 , 5F110QQ09 , 5F110QQ12

引用特許：

審査官引用 (13件)

TFT基板及びTFT基板の製造方法
公報種別：公開公報出願番号：特願2005-349374 出願人：出光興産株式会社
薄膜トランジスタおよびその製造方法
公報種別：公開公報出願番号：特願2004-378476 出願人：カシオ計算機株式会社
半導体装置
公報種別：公開公報出願番号：特願2005-268910 出願人：株式会社半導体エネルギー研究所

全件表示

前のページに戻る