特許
J-GLOBAL ID:200903027689613587

半導体集積回路装置及びその製造方法

発明者:
出願人/特許権者:
代理人 (6件): 重信 和男 ,  内野 春喜 ,  清水 英雄 ,  高木 祐一 ,  中野 佳直 ,  秋庭 英樹
公報種別:公開公報
出願番号(国際出願番号):特願2007-073928
公開番号(公開出願番号):特開2008-235621
出願日: 2007年03月22日
公開日(公表日): 2008年10月02日
要約:
【課題】本発明が解決しようとする課題は、ナノメートル世代の半導体集積回路装置の製造上で生じるトランジスタの特性ばらつきによる動作不良や性能劣化を製造後に検出し、その部分、又は回路全体の動作を良品レベルに引き上げ、歩留り及び性能を向上させようとするものである。【解決手段】製造後のトランジスタの特性を補正できる回路素子を付加したトランジスタを含む半導体集積回路装置及びトランジスタの特性を補正できる回路素子をトランジスタに付加し、トランジスタの製造後、トランジスタの特性を補正できるようにしたことを特徴とする半導体集積回路装置の製造方法。【選択図】図1
請求項(抜粋):
製造後のトランジスタの特性を補正できる回路素子を付加したトランジスタを含む半導体集積回路装置。
IPC (3件):
H01L 21/822 ,  H01L 27/04 ,  H01L 43/08
FI (2件):
H01L27/04 V ,  H01L43/08 U
Fターム (8件):
5F038AV01 ,  5F038AV08 ,  5F038DT12 ,  5F038EZ20 ,  5F092AB10 ,  5F092AC12 ,  5F092AD03 ,  5F092EA06
引用特許:
審査官引用 (6件)
全件表示

前のページに戻る