特許
J-GLOBAL ID：201303027350538228
半導体装置及びその製造方法
発明者：
出願人/特許権者：
代理人 (2件)：
高橋 敬四郎
, 来山 幹雄
公報種別：特許公報
出願番号（国際出願番号）：特願2001-271416
公開番号（公開出願番号）：特開2003-086589
特許番号：特許第4801296号
出願日： 2001年09月07日
公開日（公表日）： 2003年03月20日
請求項（抜粋）：
【請求項1】 (a)表面上に半導体素子が形成された半導体基板の上に、絶縁材料からなる第1の層間絶縁膜を形成する工程と、
(b)前記第1の層間絶縁膜の上に、絶縁材料からなる第1の層内絶縁膜を形成する工程と、
(c)前記第1の層内絶縁膜に凹部を形成する工程であって、該凹部は、パッド部と、該パッド部に連続する配線部とを含み、該パッド部は、該配線部の幅よりも広い幅を有し、該パッド部内に複数の凸部が残されており、該パッド部の外周を外周線とし第1の幅を有し前記凸部が配置されない枠状の第1の枠状領域のうち、前記配線部を該パッド部内に延長した領域と重なる配線近傍領域における凹部の面積比が、前記第1の枠状領域の内周線を外周線とし第2の幅を有する枠状の第2の枠状領域における凹部の面積比よりも大きくなるように前記凸部が配置されるように凹部を形成する工程と、
(d)前記凹部内を埋め込むように、前記半導体基板上に導電性材料からなる第1の膜を形成する工程と、
(e)前記第1の膜の上層部を除去し、前記凹部内に残った該第1の膜からなる第1のパッドを形成する工程とを有し、
前記凸部は、第1の方向に第1のピッチで規則的に配置されており、
前記配線部の幅をW1とし、前記第1の幅をL1とし、前記配線部と前記パッド部との境界線に最も近い前記凸部を連ねる直線のうち、前記配線部を前記パッド部内に延長した領域と重なる部分が、前記凹部と交差する長さをL3としたとき、W1≦2×L1+L3を満たす半導体装置の製造方法。
IPC (3件)：
H01L 23/52 ( 200 6.01)
, H01L 21/3205 ( 200 6.01)
, H01L 21/60 ( 200 6.01)
H01L 21/88 T
, H01L 21/60 301 D
