特許
J-GLOBAL ID：201303031543177270
完全に独立のパーシャルアレイリフレッシュ機能を有するダイナミックランダムアクセスメモリ
発明者：
,
出願人/特許権者：
代理人 (4件)：
村山 靖彦
, 志賀 正武
, 渡邊 隆
, 木内 敬二
公報種別：公開公報
出願番号（国際出願番号）：特願2012-287266
公開番号（公開出願番号）：特開2013-080560
出願日： 2012年12月28日
公開日（公表日）： 2013年05月02日
要約：
【課題】独立パーシャルアレイリフレッシュ機能を有する改善されたダイナミックランダムアクセスメモリ(DRAM)を提供する。【解決手段】DRAMデバイスが、複数のメモリサブブロックを有する。各サブブロックは、複数のワード線を有し、これらのワード線に、複数のデータ記憶セルが接続される。パーシャルアレイセルフリフレッシュ(PASR)構成セッティングが、独立に作られる。PASRセッティングに従って、メモリサブブロックが、リフレッシュのためにアドレッシングされる。PASRセッティングは、メモリコントローラによって作られる。サブブロックアドレスのすべての種類の組合せを選択することができる。したがって、メモリサブブロックは、完全に独立にリフレッシュされる。データ保持に関するユーザ選択可能メモリアレイは、特に低消費電力モバイル応用の有効なメモリ制御プログラミングをもたらす。【選択図】図2
請求項（抜粋）：
ダイナミックランダムアクセスメモリ(DRAM)デバイスであって、
M個のメモリバンクであって、Mが1よりも大きい整数であり、各バンクが複数のワード線を有し、各ワード線が複数のデータ記憶セルに接続され、前記セルがリフレッシュ動作によってリフレッシュされる、メモリバンクと、
セルフリフレッシュモードで、前記M個のメモリバンクの各々のリフレッシュ動作を互いに独立に制御するパーシャルアレイセルフリフレッシュ構成レジスタ(PASR)と、
コマンド信号を受信し、前記PASRに構成制御クロックを提供するコマンドコントローラと
を具備し、
前記PASRは、M個の入力ピンからのMビットのリフレッシュデータをラッチするM個のフリップフロップを具備することを特徴とするDRAMデバイス。
IPC (2件)：
G11C 11/406
, G11C 11/403
G11C11/34 363K
, G11C11/34 363M
, G11C11/34 363J
5M024AA04
, 5M024AA15
, 5M024BB22
, 5M024BB28
, 5M024BB39
, 5M024EE05
, 5M024EE17
, 5M024EE29
, 5M024JJ02
, 5M024JJ58
, 5M024LL01
, 5M024LL17
, 5M024PP01
, 5M024PP02
