特許
J-GLOBAL ID：201303077375083230
ゲート駆動回路
発明者：
,
,
,
,
出願人/特許権者：
,
代理人 (1件)：
木内 光春
公報種別：公開公報
出願番号（国際出願番号）：特願2011-240371
公開番号（公開出願番号）：特開2013-099133
出願日： 2011年11月01日
公開日（公表日）： 2013年05月20日
要約：
【課題】印加可能なゲート電圧の制約条件を満たしながら、高速スイッチングによる低損失特性を満足させるとともに、誤オン動作等のインバータとしての不正動作を阻止することのできるゲート駆動回路を提供する。【解決手段】SiCで形成された接合型電界効果トランジスタ(JFET)1のゲート側にゲート抵抗(Rg1)3を設け、スイッチ5を介してゲート電源(Vsg)7と接続し、JFET1のゲート・ソース間に、JFET1のドレイン・ゲート間に生じる浮遊容量(Cf1)9よりも大きな容量を有するコンデンサ(Cg)11を設ける。【選択図】図1
請求項（抜粋）：
SiCで形成され所定のオンオフ閾値電圧を有するスイッチングデバイスのゲート側に接続されるゲート駆動回路において、
オンオフ動作するスイッチを介して前記スイッチングデバイスをゲート電源と接続し、前記スイッチングデバイスがオフの間に外乱により前記オンオフ閾値電圧を超えないように構成したことを特徴とするゲート駆動回路。
IPC (1件)：
FI (1件)：
Fターム (7件)：
5H740AA04
, 5H740BA12
, 5H740BC01
, 5H740BC02
, 5H740JA01
, 5H740JB01
, 5H740LL02
