特許
J-GLOBAL ID：201403004824324132

半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム

発明者：
笹島 亮太

笹島 亮太 について

, 
中村 吉延

中村 吉延 について

, 
奥田 和幸

奥田 和幸 について


出願人/特許権者：
株式会社日立国際電気

株式会社日立国際電気 について


代理人 (4件)： 油井 透 ,  阿仁屋 節雄 ,  清野 仁 ,  福岡 昌浩
公報種別：公開公報
出願番号（国際出願番号）：特願2012-207602
公開番号（公開出願番号）：特開2014-063859
出願日： 2012年09月20日
公開日（公表日）： 2014年04月10日
要約：
【課題】低温領域において所定元素、酸素、炭素および窒素を含む薄膜を形成する際に、成膜速度の低下を抑制し、誘電率の増加を抑制する。【解決手段】基板に対して所定元素含有ガスを供給する工程と、基板に対して炭素含有ガス及びプラズマで励起した不活性ガスを供給する工程と、基板に対して酸化ガスを供給する工程と、基板に対して窒化ガスを供給する工程と、を含むサイクルを所定回数行うことで、基板上に、所定元素、酸素、炭素および窒素を含む薄膜を形成する工程を含む。【選択図】図4
請求項（抜粋）：
基板に対して所定元素含有ガスを供給する工程と、 前記基板に対して炭素含有ガス及びプラズマで励起した不活性ガスを供給する工程と、 前記基板に対して酸化ガスを供給する工程と、 前記基板に対して窒化ガスを供給する工程と、 を含むサイクルを所定回数行うことで、前記基板上に、所定元素、酸素、炭素および窒素を含む薄膜を形成する工程を含む半導体装置の製造方法。
IPC (6件)：
H01L 21/314 ,  H01L 21/316 ,  H01L 21/318 ,  H01L 21/31 ,  C23C 16/36 ,  C23C 16/40
FI (8件)：
H01L21/314 A ,  H01L21/316 X ,  H01L21/318 B ,  H01L21/318 C ,  H01L21/31 B ,  H01L21/31 C ,  C23C16/36 ,  C23C16/40
Fターム (74件)：
4K030AA06 ,  4K030AA09 ,  4K030AA13 ,  4K030AA14 ,  4K030BA29 ,  4K030BA41 ,  4K030BA42 ,  4K030CA04 ,  4K030CA12 ,  4K030EA03 ,  4K030FA10 ,  4K030HA01 ,  4K030KA04 ,  4K030KA23 ,  4K030LA15 ,  5F045AA06 ,  5F045AA08 ,  5F045AA15 ,  5F045AB31 ,  5F045AB32 ,  5F045AB33 ,  5F045AB34 ,  5F045AC03 ,  5F045AC11 ,  5F045AC12 ,  5F045AC15 ,  5F045AD06 ,  5F045AD07 ,  5F045AD08 ,  5F045AD09 ,  5F045AD10 ,  5F045AD11 ,  5F045AE15 ,  5F045AE17 ,  5F045AE19 ,  5F045AE21 ,  5F045AE23 ,  5F045BB07 ,  5F045DC63 ,  5F045DP19 ,  5F045DP28 ,  5F045DQ05 ,  5F045EE19 ,  5F045EF03 ,  5F045EF09 ,  5F045EG02 ,  5F045EH12 ,  5F045EH18 ,  5F045EK06 ,  5F058BC02 ,  5F058BC03 ,  5F058BC04 ,  5F058BC08 ,  5F058BC09 ,  5F058BC10 ,  5F058BC11 ,  5F058BC12 ,  5F058BC20 ,  5F058BD04 ,  5F058BD05 ,  5F058BD06 ,  5F058BD10 ,  5F058BD12 ,  5F058BD13 ,  5F058BD15 ,  5F058BD16 ,  5F058BD18 ,  5F058BF02 ,  5F058BF04 ,  5F058BF07 ,  5F058BF24 ,  5F058BF26 ,  5F058BF29 ,  5F058BF30
引用特許：
出願人引用 (7件)
全件表示
審査官引用 (7件)
全件表示

前のページに戻る

TOP

BOTTOM